本发明专利技术揭示在读取磁性随机存取存储器（ＭＲＡＭ）装置时插入可选择延迟的电路、设备及方法。一种电路包括：读出放大器（１６０），其具有第一输入（１６２）、第二输入（１６４）及启用输入（１６６）；第一放大器（１３２），其耦合到基于磁阻的存储器单元（１１２）的输出；第二放大器（１３４），其耦合到所述单元的参考输出；及可数字控制放大器（１３６），其耦合到类似于所述ＭＲＡＭ的所述单元的追踪电路单元（１１６）。所述读出放大器的所述第一输入耦合到所述第一放大器，所述读出放大器的所述第二输入耦合到所述第二放大器，且所述启用输入经由逻辑电路（１５０）耦合到所述第三可数字控制放大器。一旦所述读出放大器经由所述逻辑电路从所述可数字控制放大器接收到启用信号（１５２），所述读出放大器随即可基于从所述基于磁阻的存储器单元的所述输出及参考单元接收的经放大值而产生输出值。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及读取存储于随机存取存储器(RAM)装置中的数据。
技术介绍
读出放大器用以读取存储于例如磁性随机存取存储器(MRAM)装置的基于电阻的存储器装置中的数据。通常，在MRAM装置中，第一模拟放大器放大选定MRAM单元的输出值， 且第二模拟放大器放大参考单元的输出。读出放大器比较所接收的输出值。取决于MRAM 单元的相对于参考单元的输出的输出，读出放大器确定MRAM单元的输出应读取为高值还是低值，并分别产生能够由数字逻辑电路读取的高输出或低输出。从起始MRAM单元的读取操作的时间到所述值可由数字读出放大器准确地读取的时间通常存在延迟。当起始读取操作时，读取选定MRAM单元及参考单元的模拟放大器产生类似输出，所述输出在短延迟之后发散，从而指示MRAM单元的输出应确定为高电平输出还是低电平输出。当数字读出放大器在起始读取操作之后过早地比较输出时，选定MRAM单元的输出及参考输出可能尚未经充分发散，从而不能实现选定存储器单元中表示的数据值的准确读取。另一方面，比适于允许模拟放大器的输出发散长地延迟数字读出放大器处的比较会减慢存储器装置的性能。
技术实现思路
在特定实施例中，揭示一种用于在读取数据时应用受控延迟的电路。所述电路包括读出放大器，所述读出放大器具有第一输入、第二输入及启用输入。还提供耦合到基于磁阻的存储器单元的输出的第一放大器及耦合到所述单元的参考输出的第二放大器。所述电路进一步包括耦合到追踪电路单元的可数字控制放大器。所述追踪电路单元包括类似于所述基于磁阻的存储器的所述单元的至少一个元件。所述读出放大器的第一输入耦合到所述第一放大器，所述读出放大器的第二输入耦合到所述第二放大器，且所述启用输入经由逻辑电路耦合到所述第三可数字控制放大器。一旦所述读出放大器经由逻辑电路从可数字控制放大器接收启用信号，随即所述读出放大器可基于从基于磁阻的存储器单元的输出及参考单元接收的经放大值而产生输出值。在另一特定实施例中，揭示一种包括追踪单元的设备。所述追踪单元包括安置于磁性随机存取存储器(MRAM)阵列中的MRAM单元，其中所述MRAM阵列包括多个MRAM单元。 追踪放大器包括模拟放大器，所述模拟放大器经配置以接收所述追踪单元的输出。可控制延迟电路经配置以接收数字控制信号，从而基于所述接收的数字控制信号控制所述追踪放大器的输出的时序。在又一实施例中，揭示一种用于控制启用信号的时序的方法，所述启用信号是用以起始读取磁性随机存取存储器(MRAM)装置中的数据值。包括多个存储器单元电路的 MRAM装置经配置以包括至少一个MRAM追踪单元电路。所述追踪电路包括至少一个MRAM追踪单元。所述MRAM追踪单元经配置以响应于接收到在所述MRAM装置处施加的读取信号而产生MRAM追踪单元输出。所述追踪电路还包括所述MRAM装置中的追踪放大器以响应所述 MRAM追踪单元输出。基于所述MRAM追踪单元输出，所述追踪放大器在选择性延迟之后产生用以起始所述启用信号的追踪信号。由本文中所揭示的实施例提供的一个特定优点使得在从基于磁阻的存储器单元读取数据时能够强加可控延迟，从而使得在不强加不必要长的读取延迟的情况下能够准确地读取所述数据。通过本文中所揭示的实施例提供的另一特定优点为通过包括待编程以使 MRAM装置能够实现可接受错误率而无关于过程变化的可控制延迟装置而实现的MRAM装置的改进的合格率。在审阅完整个申请案之后，本专利技术的其它方面、优点及特征将变得显而易见，整个申请案包括以下章节“附图说明”、“具体实施方式”及“权利要求书”。附图说明图1为对读出放大器应用可数字控制延迟的系统的特定说明性实施例的框图；图2为表示读取存储有高值及低值的存储器单元单元的输出的模拟放大器的特定说明性实施例的输出电平的图表，其中读出放大器经启用以在不同时间读取存储器单元的输出；图3为经配置以选择性延迟读取数据值的启用信号的产生的存储器装置的特定说明性实施例的示意图；图4为描绘在激活字线信号后在各种示范性可选择延迟之后所读取的读出放大器数据输入的一对图表；及图5为控制产生经配置以起始从MRAM装置读取值的启用信号的追踪信号时的延迟的特定说明性实施例的流程图。具体实施例方式图1为具有针对读出放大器的可数字控制延迟的大概标示为100的系统的特定说明性实施例的框图。所述系统100包括基于磁阻的存储器装置，例如磁性随机存取存储器 (MRAM)阵列110。系统100进一步包括模拟放大器132至136、逻辑电路150及读出放大器160。读出放大器160的输出180呈现从MRAM阵列110中的单元(例如选定存储器单元 112)读取输出的所存储值。在特定说明性实施例中，MRAM阵列110包括多个存储器单元、参考单元及追踪电路单元。为了说明，MRAM阵列110经描绘为具有单一选定存储器单元112、一参考单元114 及一个或一个以上追踪电路单元116。在特定实施例中，选定存储器单元112及追踪电路单元116各自包括无源元件及有源元件。选定存储器单元112及追踪电路单元116 (例如)包括包括磁性隧道结(MTJ)元件120的无源元件，及包括存取晶体管128的有源元件。MTJ 元件120包括自由层122、隧道势垒IM及固定层126，其操作在下文中参看图3进一步描述。当字线118呈现使得特定行中的MRAM单元变为可存取的适当信号时，使得存储于选定存储器单元112及参考单元114处的值分别可用于包括数据放大器132的第一放大器及包括参考放大器134的第二放大器。通过配置MTJ单元或其它基于磁阻的存储器单元以具有高电阻或低电阻从而分别表示高数据位值或低数据位值，将值存储于MTJ单元或其它基于磁阻的存储器单元中。 当电流施加于单元时，经配置以具有高电阻值的单元与经配置以具有低电阻值的单元相比较将呈现更高输出电压。例如读出放大器160的读出放大器读取由所述单元产生的电压， 从而与由具有已知电阻电平的参考单元产生的电压进行比较。通常，参考单元的电阻值为高电阻值与低电阻值的平均值。因此，当电流施加于数据单元及参考单元时，如果数据单元的电压输出高于参考单元的电压输出，则数据单元视为表示高数据值。另一方面，如果电流施加于数据单元及参考单元且数据单元的电压输出低于参考单元的电压输出，则数据单元视为表示低数据值。通过比较单元的输出与存储器单元的输出，确定每一单元经配置为哪一电阻值，且因此确定哪些数据值存储于单元处。当电流施加于选定存储器单元112及参考单元114时，数据放大器132及参考放大器134分别放大选定存储器单元112及参考单元114的输出值。通过数据放大器132及参考放大器134产生的所放大值呈现于读出放大器160。读出放大器160包括第一输入及第二输入，其在图1所示的实施例中包括数据输入162及参考输入164以及启用输入166。在特定实施例中，读出放大器160在输出180处产生信号，从而基于比较分别在数据输入162及参考输入164处接收的由数据放大器132及参考放大器134所产生的经放大值来指示选定存储器单元112存储高值还是低值。举例来说，当由数据放大器132及参考放大器134产生的经放大值发散至少阈值量且由数据放大器132产生的值大于由参考放大器134产生的值时，本文档来自技高网...
【技术保护点】
１．一种用于与基于磁阻的存储器一起使用的电路，所述电路包含：读出放大器，其具有第一输入、第二输入及启用输入；第一放大器，其耦合到所述基于磁阻的存储器的单元的输出；第二放大器，其耦合到所述单元的所述输出的参考；以及第三可数字控制放大器，其耦合到追踪电路单元，所述追踪电路单元包括类似于所述基于磁阻的存储器的所述单元的至少一个元件，其中所述第一输入耦合到所述第一放大器，所述第二输入耦合到所述第二放大器，且所述启用输入经由逻辑电路耦合到所述第三可数字控制放大器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：朴东奎，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。