本发明专利技术提供了用于半导体处理腔室的工艺套件。在一些实施例中，用于半导体处理腔室的工艺套件包括主体，所述主体构造成放置在衬底支撑件的周缘周围，并且所述主体具有侧壁，所述侧壁限定了与衬底支撑件的中间区域相对应的开口。唇部从主体的侧壁延伸至开口中，其中，唇部的上表面的一部分在处理过程中放置在衬底的下方。主体的相对侧壁之间所测量的第一距离比横跨待放置在开口中的衬底的上表面的宽度大至少约７．８７毫米。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例一般的涉及半导体处理设备，更具体的涉及用于半导体处理腔室的工艺套件。
技术介绍
在处理腔室中的半导体处理过程中，工艺套件可以放置在衬底周围或衬底支撑件的暴露表面之上，以防止暴露表面受到处理环境(例如形成于处理腔室中的等离子体)的影响。因此，工艺套件可被等离子体所腐蚀。不幸地，有些工艺会受到工艺套件腐蚀的影响。例如，由于工艺套件腐蚀导致在邻近衬底的周围边缘处电场的形状的改变，需要在邻近衬底表面处使用电场的蚀刻工艺会受到工艺套件腐蚀的影响。这些变化会导致不期望的结果，例如在高深宽比的蚀刻工艺中增加倾斜角(定义为与衬底中所蚀刻的特征的垂直方向所夹的角度)。此外，这些传统的工艺套件具有较短的使用寿命且需要频繁的更换以保持在蚀刻工艺中有令人满意的结果。因而，本领域中需要具有降低的腐蚀敏感度和/或提高的使用寿命的工艺套件。
技术实现思路
本专利技术提供了用于半导体处理腔室的工艺套件。在一些实施例中，工艺套件包括主体，其构造成放置在衬底支撑件的周缘周围，并且所述主体具有侧壁，所述侧壁限定了与衬底支撑件的中间区域相对应的开口 ；和唇部，其从主体的侧壁延伸至开口中，其中，唇部的上表面的一部分构造成在处理过程中放置在衬底下方，并且其中，主体的相对侧壁之间所测量的第一距离比横跨待放置在开口中的衬底的上表面的宽度大至少约7. 87毫米。在一些实施例中，唇部的上表面和主体的上表面之间所测量的第二距离至少约2. 3毫米。附图说明以可详细了解本专利技术的前述特征的方式，通过参照实施例，可以对在上面简要概括的本专利技术进行更加具体的描述，其中部分实施例在附图中示出。但是，应当注意，因为本专利技术可采用其它等效实施方式，附图仅示出了本专利技术的典型实施例，因而不应视为对其范围的限制。图1示出了根据本专利技术的部分实施例的内置有工艺套件的蚀刻反应器的示意性侧视图。图2示出了根据本专利技术的部分实施例的工艺套件的部分侧视图。图3示出了根据本专利技术的部分实施例的工艺套件的俯视图。为了清楚起见，附图已简化且并非按照比例绘制。为了便于理解，已尽可能使用相同的附图标记表示各图共用的相同组件。期望一个实施例中的一些组件可有益的结合在其它实施例中。具体实施例方式在此提供了用于半导体处理腔室的工艺套件。一般而言，在处理过程中，工艺套件可以在邻近衬底的边缘处有利地提供更均勻的电场，从而降低不期望的效果，如轮廓倾斜和均勻性。创造性的工艺套件还可以有利地提供降低的工艺套件的腐蚀敏感度，从而延长工艺套件的使用寿命。根据本专利技术的工艺套件构造成放置在处理腔室中的衬底支撑件上方。例如，图1 示出了可用于实施在此所述的本专利技术的实施例的示例性蚀刻反应器102的示意图。反应器102可单独使用或更常用作集成半导体衬底处理系统的处理模块，或群集工具(未示出)，㊣例如可从 Santa Clara，California 的 Applied Materials, Inc.得到的 CENTURA.集成化半导体晶片处理系统。适当的蚀刻反应器102的示例包括同样可从Applied Materials, Inc.得到的DPS 系列的半导体设备(例如DPS 、DPS II、DPS AE、DPS G3聚蚀刻器等)， ADVANTEDGE 系列的半导体设备(例如AdvantEdge、AdvantEdge G3)，或其它半导体设备 (如ENABLER 、E-MAX 等)。以上所列的半导体设备仅为示例性，其它蚀刻反应器和非蚀刻设备(例如化学气相沉积(CVD)反应器，或其它半导体处理设备)可与在此描述的创造性工艺套件一起使用。反应器102包括具有导电性腔室壁130的处理腔室110，该导电性腔室壁130连接到电气接地134 ；至少一个螺线管部分112，其放置在腔室壁130外部。腔室壁130包括便于清洁腔室110的陶瓷衬里131。在每片晶片经处理之后，蚀刻工艺的副产物和残余物可轻易地从陶瓷衬里131移除。螺线管部分112由可产生至少5V的直流(DC)电源IM来控制。处理腔室110还包括与喷淋头132间隔分离的衬底支撑件116。衬底支撑件116包括静电卡盘126，该静电卡盘1 用于将衬底100维持在喷淋头132下方。喷淋头132可包括多个气体分布区，因而可使用特定的气体分布梯度来将各种气体提供至腔室110。喷淋头 132安装到与衬底支撑件116相对的上电极128。电极128耦合至射频(RF)源118。静电卡盘126通过与偏压源122耦合的匹配网络124，而由直流电源120和衬底支撑件116来控制。可选的，偏压源122可以是直流或脉冲直流源。上电极118通过阻抗变换器119(例如，四分之一波长的匹配短截线)耦合至射频(RF)源118。偏压源122通常能产生具有50kHz到13. 56MHz的可调谐频率和在0与5000瓦之间的功率的RF信号。射频源118通常能产生具有约160MHz的可调谐频率和在0与2000瓦之间的功率的RF信号。 腔室110的内部空间是经过节流阀127耦合到真空泵136的高真空容器。本领域技术人员将了解，其它形式的等离子体蚀刻腔室可用于实施本专利技术，包括反应离子蚀刻(RIE)腔室， 电子回旋共振(ECR)腔室等。工艺套件106设置在衬底支撑件116上并在衬底支撑件116上所设置的衬底100 的周围，以保护衬底支撑件116未被衬底100所覆盖的表面。工艺套件106可由适当的材料(例如硅(Si)、碳化硅(SiC)等)制造。在一些实施例中，和由硅(Si)制造的工艺套件相比，由碳化硅(SiC)制造的工艺套件106可延长工艺套件的使用寿命约25到约30个百分比。工艺套件106在图2中更详细的示出，图2示出了设置在衬底支撑件116上方的工艺套件106的部分侧视图。工艺套件106包括主体202，所述主体202构造成放置在衬底4支撑件116的(或衬底支撑件116的静电卡盘126的)周围边缘上，并且所述主体202具有朝内径向延伸的唇部204，所述唇部204构造成部分的放置于衬底100背侧的下方。主体202可为环状，或可为由衬底支撑件116(和其上所支撑的衬底100)的形状所决定的任何适当形状。例如，衬底100可为圆形，如200毫米或300毫米的半导体晶片；或者，可为正方形，如用于制造太阳能电池或平面显示器的衬底。主体202包括下表面218和上表面210，所述下表面218和所述上表面210限定了工艺套件106的总厚度。下表面218通常构造成放置在衬底支撑件116(或静电卡盘126) 的相对表面上，正因如此，所述下表面218通常可为平面的。上表面210可与衬底100的上表面大致平行，或所述上表面210可构造成与衬底成一角度。例如，上表面可以是倾斜的， 或以其它方式构造，以在处理过程中减少衬底上的污染。例如，当工艺材料沉积在上表面 210上、和迁移并沉积在衬底100上时，污染物会出现。在一些实施例中，上表面210可以织构化，以在处理过程中保持其上沉积的工艺材料。主体202包含内侧壁206，所述内侧壁206限定了与衬底支撑件116的中央区域相对应的开口 208。在一些实施例中，例如，当构造用于直径300毫米的衬底时，开口 208的直径可以在约四7. 66到四7. 76毫米之间。其它直径或尺寸可以用于不同大小和/或几何本文档来自技高网...
【技术保护点】
１．一种用于半导体处理腔室的工艺套件，其包括：主体，其构造成放置在衬底支撑件的周围边缘，并且所述主体具有侧壁，所述侧壁限定了与所述衬底支撑件的中央区域相对应的开口；和唇部，其从所述主体的所述侧壁延伸至所述开口中，其中，所述唇部的上表面的一部分构造成在处理过程中放置在衬底的下方，并且其中，所述主体的相对的侧壁之间所测量的第一距离比横跨待放置在所述开口中的所述衬底的上表面的宽度大至少约７．８７毫米。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：金钟穆，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。