本发明专利技术提供一种具有输入电路（图１０：２２１）的接口输入（图２：２２０），所述输入电路适于接收高于主机电路的电子组件能可靠地处理的最大信号电平的输入信号电平（ｐａｄｌｏｃ）。所述输入电路（图１０：２２１）将所述输入信号的电平（ｐａｄｌｏｃ）移位到所要信号电平。保持器电路（保持器：上拉１０１１；下拉１０１２）耦合到所述输入电路且维持所述经移位信号的触发电平（ｌｙｌ＿ｄｎ＿ｉｎｔ）与所述输入信号电平（ｐａｄｌｏｃ）一致。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体来说涉及输入/输出电路，且更确切地说，涉及与高信号电平兼容的 输入/输出电路。
技术介绍
各种电子装置的使用在现代社会已变得几乎无处不在。举例来说，办公室职员及 专业人士在工作中通常每天都会使用桌上型及便携型电子装置。这些人往往会有规律地使 用例如个人计算机系统、个人数字助理(PDA)、蜂窝式电话、寻呼机、数字声音及/或图像记 录器等电子装置。这些电子装置往往会与例如外部显示装置、存储器装置、打印机、对接站、 网络接口等一个或一个以上外围装置组合使用。然而，为了与外围装置恰当地介接，电子装 置不仅应提供适当的物理连接及基本介接协议，且电子装置通常必须适应外围接口原生的 信号电平(例如，电压电平)。不同外围装置往往会在其相关联的外围接口处利用不同信号电平。举例来说，由 某一家制造商提供及/或根据某一种标准操作的存储器装置可能利用约1. 8V的外围接口 信号电平，而由另一家制造商提供及/或根据另一种标准操作的类似存储器装置可能利用 约2. 6V或3. OV的外围接口信号电平。虽然前述实例最初可能并不显得是大的信号电平差 异，但如果针对较低信号电平(例如，1.8V)设计且在较高信号电平(例如，2.6￥或3.0力 下操作，则电子组件可能经历可靠性(组件在长时间段内操作而性能不降级的能力)问题。个别电子组件(例如，晶体管)的可靠性可能以许多方式受损，例如，受到由跨越 晶体管的端子长时间施加电场引起的电应力损坏。随着这些电场变高，电子组件的寿命 缩短。举例来说，硅上金属氧化物(M0Q晶体管的可靠性限度取决于不同崩溃现象，包括 时间相依电介质崩溃(TDDB)、热载流子注入(HCI)及负偏压温度不稳定性(NBTI)。45nm M0S(1.8V)电子组件的与前述现象中的每一者相关联的可靠性限度提供于下表中。从此表 可容易地了解，使用2. 6V或3. OV的信号电平的这些电子组件的操作可能存在可靠性问题。现象45 nm (1.8 V厚氧化物装置)最大电压(V)TDDBNMOS2.7PMOS2.7HCINMOS2.0PMOS2.2NBTIPMOS2.0 已使用各种技术来试图适应具有相关联的不同信号电平的外围装置。图1展示 示范性现有技术电子装置100，其具有多个输入/输出电路，每一输入/输出电路经配置以 适应一特定信号电平。举例来说，输入/输出电路120可包含经设计以适应第一信号电平 (例如，1.8V)的电子组件，而输入/输出电路130可包含经设计以适应第二信号电平(例 如，2.6V)的电子组件。也就是说，输出路径121的电路及输入路径122的电路可适于与使 用1. 8V信号介接的外围装置一起可靠地操作。输出路径131的电路及输入路径132的电路因此可适于与使用2. 6V信号介接的外围装置一起可靠地操作。主机电路101 (例如，可提 供装置100的核心操作功能的主机电路)可适于使用相应信号电平与输入/输出电路120 及130介接。展示于图1中的用于适应具有不同信号电平的外围装置的技术存在与大小及成 本有关的问题。具体来说，所说明的实施例提供两个分开的输入/输出电路，因此需要额外 物理区域来容纳所述电路。此外，在所说明的技术中招致与所添加的组件相关联的成本。用于适应具有不同信号电平的外围装置的另一技术为利用经设计以通过使用较 高信号电平介接的外围装置与使用较低信号电平(例如，1.8V)介接的外围装置两者来适 应较高信号电平(例如，2. 6V)的输入/输出电路(例如，图1的输入/输出电路130)。以 低于装置经设计以使用的电子场的电子场来操作电子装置通常不会导致前述可靠性问题。 然而，使用针对较高信号电平设计的电路通常不具能量效益且还使性能降级。具体来说，利 用经设计以适应较高信号电平的电子组件来处理较低信号电平通常比利用适当设计的电 子组件消耗更多能量。如今的电子装置正变得越来越小，且电力管理变得至关重要。举例来说，为了使便 携型装置中的电池寿命最大化，甚至相对小的电力消耗节省也可能是重要的。因此，在处理 较低信号电平时利用经设计以适应较高信号电平的输入/输出电路虽然通常并不会存在 可靠性问题，但会导致不合意的电力消耗。
技术实现思路
本申请案揭示一种具有输入电路的接口输入，所述输入电路适于接收高于主机电 路的电子组件能可靠地处理的最大信号电平的输入信号电平。所述输入电路将所述输入信 号的电平移位到所要信号电平。保持器电路耦合到所述输入电路且维持所述经移位信号的 触发电平与所述输入信号电平一致。本申请案还揭示一种具有输入节点的输入电路，所述输入节点用于接收处于多个 不同信号电平的信号。所述不同信号电平包括大于所述输入电路的晶体管能可靠地处理 的最大信号电平。所述输入电路还具有保持器电路，所述保持器电路维持经电压移位的输 入信号的触发点。所述保持器电路具有多个晶体管。每一晶体管具有低于所述最大信号电 平的可靠性限度。所述输入电路还具有放置于所述输入节点与所述保持器电路之间的传送 门，其用于保持提供给所述保持器电路的输入信号与所述可靠性限度一致。所述传送门具 有一具有低于所述最大信号电平的可靠性限度的晶体管。本申请案还揭示一种方法，其包括提供信号路径以促进使用多个信号电平的数据 通信。所述不同信号电平具有最大信号电平。所述方法包括在所述信号路径的输入节点处 布置传送门以使所述信号路径的组件与所述最大信号电平隔离。还包括将多个晶体管耦合 到所述传送门的不同于所述输入节点的端子。所述多个晶体管布置成堆叠配置以根据在所 述输入节点处接收的信号而提供经电平移位的输出。前述内容已相当宽泛地概述了本专利技术的特征及技术优势以便可更好地理解本发 明的以下详细描述。将在下文中描述形成本专利技术的权利要求书的标的物的本专利技术的额外特 征及优势。所属领域的技术人员应了解，可容易地将所揭示的概念及特定实施例用作修改 或设计其它结构以实施本专利技术的相同目的的基础。所属领域的技术人员还应认识到，这些等效构造并不偏离如所附权利要求书中所陈述的本专利技术的精神及范围。当结合附图考虑 时，将从以下描述更好地理解据信在组织及操作方法两方面构成本专利技术的特征的新颖特征 以及其它目的及优势。然而，应明确地理解，图中的每一者仅出于说明及描述的目的而提 供，且并不意图界定本专利技术的限制。附图说明为更完整地理解本专利技术，现在结合附图参考以下描述，其中图1展示现有技术电子装置，其具有多个输入/输出电路，每一输入/输出电路经 配置以适应一特定信号电平；图2展示顺应高信号电平的输入/输出电路的实施例的高级框图；图3展示关于如可用于图2的顺应高信号电平的输入/输出电路中的预驱动器的 实施例的细节；图4展示关于如可用于图3的预驱动器中的电平移位器的实施例的细节；图5展示关于如可用于图3的预驱动器中的多级缓冲器(tapered buffer)的实 施例的细节；图6展示关于如可用于图2的顺应高信号电平的输入 施例的细节；图7展示关于如可用于图2的顺应高信号电平的输入 的实施例的细节；图8展示关于如可用于图2的顺应高信号电平的输入 的实施例的细节；图9展示关于如可用于图8的模式控制器中的偏压产生器的实施例的细节；及图10展示关于如可用于图2的顺应高信号电平的输入/输出电路中的电平移位 控本文档来自技高网...
【技术保护点】
一种接口输入，其包含： 输入电路，其适于接收高于主机电路电子组件能可靠地处理的最大信号电平的输入信号电平，且将所述输入信号电平电平移位到所要接口信号电平；以及 耦合到所述输入电路的保持器电路，其可操作以维持经电平移位的信号的触发电平与所述输入信号电平一致。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：维贾伊·尚卡尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。