为了实现一种抵抗离子或光子侵害的存储器，选择一种存储器结构，其存储点相对这些侵害具有不对称表现。在这种情况下，对于一个相同和周期性的存储结构只需一个参考单元以能够纠正这次侵害影响到的所有存储单元。这样通过简单的冗余，就能得到１／２的纠正错误的效率，而传统的方法为达到同样的结果需要三倍存储以得到不太有益的１／３效率。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及的是一种检测和纠正电子存储器错误的方法，这些电子存储器的存储 点的表现为不对称存储。该方法能保证在航天或航空应用中使用没有特殊保护的商业电子 存储器，尽管其具有对外部能量相互作用的灵敏性。本专利技术适用于安装在用于在受自然或 人为辐射干扰环境下运行的系统上、基于具有不对称表现的半导体的所有存储器系列。
技术介绍
在自然辐射环境的情况下，本专利技术防护的效应称独特效应。涉及的是一种无损效 应，表现为电子存储器中存储的一个或几个逻辑信息的变换。这种类型的效应由一个电离 微粒以直接或间接方式穿过而产生的电荷摄入造成。如今，为提出解决办法，已经存在一些检测和纠正错误的技术并已投入使用。然 而，其有效性与其复杂度和成本成正比。这就是它们的使用在一个对元件要求严格的系统 受到限制的原因。一个单元的信息称为“位”，为二进制，数值可为1或0。字被称为多位组。 确定一种检测和纠正错误技术的有效性的标准为一个字中能够检测到的错误位的数量，能 够被纠正的错误位的数量，为了执行检测和纠正所需的处理时间以及资源量。效率R即要 纠正的位的数量与存储的位的数量之比。按照复杂程度的不同，我们区分不同的检测和纠正技术。奇偶码技术可以检测到 一个字中的唯一一个个错误。对于一个N位编码信息，需存储一个附加位。这种方法不能够 纠正错误。汉明码技术可以检测到一个字中的两个错误并纠正其中一个。汉明码(11.7)， 例如可以通过增加4个附加位从而保护一个7位的信息。在纠正一个字的唯一一个位的范 围里，这种码的效率，即传输的位的数量与有用位的数量之比，达到最大。里德所罗门码技术可以纠正同一个字中的多个错误。为了一个N个位的信息及纠 正K个位，需要存储N+^(位。这样，为了纠正一个字的整个N位，就需要存储3 N个位。 因此，效率为R= 1/3。三倍技术使用三重冗余，即每个数据被以三份数存储。一个表决程式类型的元件 比较三个数据并选择出现至少两次的数值。入在前述技术中，为了保护一个字中的N位，必 须存储3N个位。因此效率是1/3。目前，保护一个字的全部位的系统至少需要存储三倍的信息，即其效率为R = 1/3。本专利技术提出的是一种能够检测和纠正一个字的全部位的技术，不管其长度，并只需存 储比已有技术少的附加位，效率接近R= 1/2。
技术实现思路
本专利技术的原理在于在一些电子存储器系列的内在特性，对于这些系列，人们注意 到其存储结构的不对称性或不对称性，且其两种可能状态之一对外部干扰是不灵敏的。当信息存储在对称结构中时，涉及的就是具有对称表现的存储器，例如在一个存4储点SRAM的情况下，使用两个相互联的“非”门。图1示出对称结构的一个存储点SRAM。相反地，所说的具有不对称表现的存储器，其中逻辑信息被存储在一个不对称的 结构中，例如存储一定数量电荷的电容器，或者将一定数量电荷存储在其浮动栅极的晶体管。同样，本专利技术还可应用于易失存储器或非易失存储器。所谓的易失存储器即在没 有电压时会丢失所存储信息的存储器。相反地，非易失存储器即在没有电压时仍保存其所 存储信息的存储器。在不对称存储器和易失存储器中，我们可以举出DRAM存储器、随机存取动态存储 器系列(VDRAM，RDRAM, XDR DRAM, DRAM EDO, DDR, DDR2, DDR3, EDRAM, DRAM, FPM...)，其逻 辑信息都存储在一个电容结构中，根据电容是否被充电，存储信息可为逻辑“ 1”或“0”。图2示出一个结构例子的剖面图及其存储点DRAM的相应示图。这个存储点1包 括一个通过晶体管Ml连接到位行2的电容器Cl。晶体管Ml由与其栅极连接的字行3控 制。当存储点存储一个1时，与晶体管Ml连接的电容器板片的电位达到VCC。当其存储一 个0时，达到接地的电位。具有不对称表现和易失表现的存储器属于EPORMS和FLASHS系 列，都包括浮动栅极晶体管作为存储元件。本专利技术适用于上述的单个单元或多个单元的存储器。所谓单个单元存储器即一个 每物理结构存储一个二进制信息的存储器。所谓多个单元存储器即一个在同一个物理结构 中存储多个二进制的存储器。所谓状态，就电子状态而言，是一个单元的物理状态，例如，一个单元在存储器 DRAM的电容器的相关板片上是否贮存有电子，或者在EPROM或FLASH的浮动栅极晶体管的 浮动栅极中是否贮存有电子。所谓的二进制信息，最主要取决于读取协议、读取模式、与数值为1或0的电子状 态相对的逻辑状态。按照正逻辑或负逻辑的不同，同一个电子状态，贮存在电容器板片上或 浮动栅极中的电子可以与两种不同的逻辑状态相对应。所用的物理特性对于在具有不对称表现存储单元的两种可能状态之一的寄生电 荷的积聚是不灵敏的。换句话说，这种只有一个状态的类型的单元的特性在于受外部干扰 影响。因此相反的状态下不灵敏。例如，对于DRAM存储器，其二进制信息表现为电子电荷的存在或缺失，在单元有 充电电容时，外界侵犯造成的额外电荷的添加就不会产生影响，因为单元不能容纳比其已 容纳电荷更多的电荷。即使这个单元没有完全充电，影响也只会是对其逻辑状态的强化。充 电状态因此为不灵敏状态，未通电状态为灵敏状态。通过外部侵犯积聚的电荷为对于晶体 管NMOS的电子，因此，不灵敏状态即电容被反向充电的状态，且其中与晶体管Ml连接的板 片被电子充电。对于PMOS晶体管，这则为所积聚的空穴，因此适用相反的推论。本专利技术的应用还考虑到另一种外围电路结构固有特性。这种特性即对于一半存储 单元与附加列连接存储单元，读取与物理状态相反的逻辑状态。因此，将谈论到两种读取模式。第一种为正逻辑。这种模式，例如对于第一部分存 储单元，解释电子的存在作为第一给定二进制状态。而第二种为负逻辑，这种模式例如对于 第二部分存储单元解释同样电子的存在作为第二给定二进制状态，与第一种互补。 结果是对于给定单元和给定状态，读取为逻辑“ 1 ”或逻辑“0”的等概率。为了说明这个方面，图3描述了整个DRAM类型单元的读取循环。根据构造，每个 单元，单元1和单元2连接到一个行(字行)和一个列(位列)上。列成对起作用。首先，与单元1和其互补单元2连接的两个列2和2’被预充电到已知电压电平。 当已选择该单元的字行3时，单元1及其列2之间有电荷转移，这就导致了该列的电压的变 化。这种变化(正或负)为十豪伏的数量级。该电压与互补列的电压进行比较，并启动加大 器4和5以扩大差别。然后信号到达负责传送逻辑电压的差动加大器6的两个输入之一。 如果其正输入的电压高于其负输入的电压，逻辑输出则为“1’。在相反的情况下，输出将为 “0”。按照其设计，差动加大器将系统地颠倒与互补列连接的负输入的数值。因此，本专利技术提出使用不对称结构的商用电子存储器的内在特性，即其两种状态 之一的对于外部侵害的不灵敏性。这种不灵敏性使得设计出容忍自然辐射环境所造成的干 扰的存储器结构。总的来说，本专利技术适用于任何具有不对称表现的元件，对于这些元件存在相同或 互补的周期结构。本专利技术实现一种基于要保护的数据的双倍的检测和纠正错误的方法，每个错误都 被记录在与这些同样结构的不灵敏性的图案(motif)参考相对应的单独结构中。主要原理的说明利用由单个单元形成的三种结构，具有一个备份和一个不灵敏的 图本文档来自技高网...
【技术保护点】
一种存储器，包括 －具有不对称表现的单或多个存储单元， －不对称表现，由处于第一电子状态的存储单元在受辐射侵害时向第二电子状态改变状态的灵敏性引起，这种从第一状态向第二状态过渡的灵敏性比从第二状态向第一状态过渡的灵敏性小， －由具有不对称表现的存储单元形成的存储单元对， －一个单元对的第一单元和所述单元对的第二单元，所述第一单元载有第一二进制信息，所述第二单元载有第二二进制信息， －用于检测一个存储单元对的存储单元载有两个相冲突的信息而不是两个相一致的信息的检测器，和 其特征在于包括 －单元对的载有与第一状态相应的信息的参考存储单元， －逻辑线路，用于根据单元对的所述参考存储单元，当单元对的单元状态相互冲突时，确定单元对中处于第二状态的存储单元。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：A·布热罗尔，
申请(专利权)人：欧洲航空防务及航天公司EADS法国，
类型：发明
国别省市：FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。