形成具有压电电阻的器件的方法和加速度计技术

本发明专利技术公开了一种形成具有压电电阻的器件的方法。在一个实施例中，该方法包括：提供基底；在基底中蚀刻沟槽以形成竖直壁；在竖直壁上外延生长压电电阻层；以及使竖直壁与沿水平面延伸的基底的底层分离，以使得压电电阻层可相对于水平面内的底层运动。

【技术实现步骤摘要】
【国外来华专利技术】形成具有压电电阻的器件的方法和加速度计
本专利技术涉及半导体器件的制造工艺。
技术介绍
过去，微机电系统(MEMS)由于MEMS器件呈现的灵敏度、时空分辨率和较低功率需求，已证明在许多应用中均是有效的解决方案。一种此类应用是整合电容、光学或压电电阻(器)技术的平面内惯性传感器。在使用离子植入技术的应用中，压电电阻已形成于传感元件的壁上。然而，植入压电电阻会遇到增大的噪声级、降低的灵敏度和更高的热预算的问题。需要一种在传感元件壁上形成压电电阻的方法，其提供呈现出降低的噪声级的压电电阻。另外还需要形成于传感元件壁上的压电电阻，所述压电电阻呈现出良好的灵敏度和低热预算。
技术实现思路
根据本专利技术的一个实施例，提供了一种形成具有压电电阻的器件的方法，包括：提供基底；在基底中蚀刻沟槽，以形成竖直壁；在竖直壁上外延生长压电电阻层；以及使竖直壁与沿着水平面延伸的基底的底层分离，以使得压电电阻层可相对于水平面内的底层运动。另一个实施例在于在基底中蚀刻以形成竖直壁，氧化暴露的侧壁区域，在系缚件区域上沿着竖直壁选择性地移除氧化物，外延生长压电电阻层并使竖直壁与基底的底层分离。根据本专利技术的另一个实施例，平面内加速度计包括绝缘体上硅(SOI)基底，其包括位于SOI处理层(handlelayer)与SOI活性层之间的埋入氧化物层(或埋入氧化层)；沟槽，其从基底的上表面穿过SOI活性层延伸至由埋入氧化物层形成的空隙区域；系缚件(或索带件)，其由SOI活性层形成，所述系缚件在空隙区域上方延伸且位于沟槽的第一部分与沟槽的第二部分之间；系缚件的第一端部，其与SOI处理层呈固定关系；系缚件的第二端部，其可在由基底的上表面限定的平面平行的平面内运动；以及第一压电电阻，其从系缚件外延生长进入沟槽的第一部分内。可使用的另一基底是块体硅基底，其具有限定从上表面延伸至所需深度的沟槽的特征。根据另一个实施例，一种形成压电电阻器件的方法包括提供绝缘体上硅(SOI)基底或块体硅基底；在SOI或硅基底的上表面上形成第一光掩模；穿过第一光掩模中的窗口在SOI或硅基底的上表面中植入(引入)导电杂质，以形成第一径迹；在SOI或硅基底的所述上表面上形成第二光掩模；在SOI或硅基底的上表面中蚀刻沟槽，所述沟槽穿过SOI基底的活性层到达SOI基底的埋入氧化物层，或者对于硅基底到达所需深度；在由沟槽蚀刻暴露的活性层的一部分上外延形成至少一个压电电阻；以及移除位于通过沟槽蚀刻暴露的活性层的部分下方的埋入氧化物层的一部分。就硅基底而言，从系缚件和检测质量或检测质量块(proofmass)正下方的背侧移除硅的一部分。压电电阻器件也可在结构释放后形成。附图说明图1示出了根据本专利技术的原理具有外延生长压电电阻的加速度计器件的透视图；图2示出了根据本专利技术的原理制造具有外延生长压电电阻的器件的工艺流程图；图3示出了可用于根据本专利技术的原理的器件中的基底的横截面图，其中所述基底在该实施例中为绝缘体上硅(SOI)基底；图4示出了图3中的基底的俯视图，其中光掩模包括具有待植入基底的上表面中的导电径迹的形状的窗口；图5示出了沿图4中的线A-A剖开的图4的光掩模和基底的横截面图；图6示出了在杂质已植入且激活并且薄硅氧化物层已生长于基底的上表面上后图4中的基底的横截面图；图7示出了图6中的基底的俯视图，其中光掩模包括具有待蚀刻到基底的上表面中的沟槽的形状的窗口；图8示出了沿图7中的线B-B剖开的图7的光掩模和基底的横截面图；图9示出了在已穿过SOI活性层至埋入氧化物层蚀刻了沟槽且压电电阻外延单晶硅已选择性沉积在由沟槽暴露的SOI活性层的竖直壁上后图7中的基底的俯视图；图10示出了沿图9中的线C-C剖开的图9中的基底的横截面图；图11示出了已蚀刻了压电电阻外延单晶硅层而留下位于系缚件区域的侧壁上的两个压电电阻传感元件后图9中的基底的俯视图；图12示出了沿图11中的线D-D剖开的图11中的基底的横截面图；图13示出了在已使用汽相蚀刻移除部分埋入氧化物层而在系缚件区域和检测质量区域下形成空隙后图11中的基底的横截面图；图14示出了图13中的基底的俯视图，其中荫罩包括具有待形成于基底的上表面上的接触垫的形状的窗口；图15示出了图14中的基底的俯视图，其中形成于基底的上表面上的接触垫与基底的上表面中的导电径迹导电接触；图16示出了沿图15的线E-E剖开的图15中的基底的俯视图；图17示出了根据本专利技术的原理形成的另一配置器件的俯视图，该器件配置有两个加速度计；图18示出了根据本专利技术的原理形成的另一配置器件的俯视图，该器件配置有共享一个公共检测质量的两个加速度计；图19示出了根据本专利技术的原理形成的另一配置器件的俯视图，该器件配置成提供三个加速传感范围。具体实施方式为了更好地理解本专利技术的原理，现将参照图中示出并在下文说明书中描述中的实施例对进一步对本专利技术进行描述。应理解，不意欲对本专利技术的范围进行任何限制。进一步应理解，本专利技术包括对示出的实施例的任何改变和修改，且包括本专利
技术人员通常了解的本专利技术的原理的进一步应用。图1示出了加速度计器件100的透视图。器件100形成于基底102上，该基底在此实施例中为绝缘体上硅(SOI)基底。基底102包括SOI处理层(handlelayer)104、埋入氧化物层106和SOI活性层108，为使描述更清楚，SOI活性层108以部分切去的方式示出。沟槽110从SOI活性层108的上表面112延伸至SOI处理层104与SOI活性层108之间的空隙区域114，所述空隙区域114通过移除埋入氧化物层106的部分而形成。沟槽110限界锚区域116，所述锚区域116通过埋入氧化物层106的残留部118连接至SOI处理层104。三个接触垫120、122和124位于锚区域116的上表面上。在该实施例中由铝制成或者可由其他金属或导电材料制成的接触垫120与植入的导电径迹126或SOI活性层108中的诸如金属或硅的其他导电材料导电接触。导电径迹126又与压电电阻传感元件128导电接触。压电电阻传感元件128沿着系缚件区域(也称为悬臂)130的长度延伸，从系缚件区域130的一侧向外延伸进入沟槽110中。类似地，接触垫123与植入的导电径迹132或者SOI活性层108中的诸如金属或硅的其他导电材料导电接触。导电径迹132又与压电电阻传感元件134导电接触。压电电阻传感元件134沿着系缚件区域130的长度延伸，从系缚件区域130的相反侧向外延伸进入沟槽110中。接触垫122与植入的导电径迹138或者SOI活性层108中的诸如金属或硅的其他导电材料导电接触。导电径迹138包括植入或者导电掺杂或沉积在锚区域116中的锚部分140。导电径迹的延伸部分142越过系缚件区域130延伸至基区144。基区144植入或导电掺杂或沉积至检测质量区域(proofmassarea)146中，并且与压电电阻传感元件128和压电电阻传感元件134导电连接。在操作时，加速度计器件100安装至目标物体(未图示)上。当目标物体(未图示)沿箭头148的方向加速时，固定附着至目标物体(未图示)上的SOI处理层104与目标物体(未图示)同时加速。锚区域116通过残留部118固定安装至SOI处理层104上。相应地，锚区域116也与目标本文档来自技高网...

【技术保护点】
１．一种形成具有压电电阻的器件的方法，包括：提供基底；在所述基底中蚀刻沟槽，以形成竖直壁；在所述竖直壁上外延生长压电电阻层；以及使所述竖直壁与沿着水平面延伸的所述基底的底层分离，以使得所述压电电阻层可相对于所述水平面内的所述底层运动。

【技术特征摘要】
【国外来华专利技术】US12/353,0802009年1月13日1.一种形成具有压电电阻的器件的方法，包括：提供基底；在所述基底中蚀刻沟槽，包括蚀刻绝缘体上硅(SOI)基底的活性部分，以限定锚区域、检测质量区域以及在所述锚区域和所述检测质量区域之间延伸的系缚件区域，其中所述锚区域、所述检测质量区域和所述系缚件区域中的每一个包括外部竖直表面；在所述锚区域、所述检测质量区域和所述系缚件区域中的每一个的外部竖直表面上外延生长单晶硅层；从所述锚区域和所述检测质量区域但非所述系缚件区域中的每一个的外部竖直表面移除所述单晶硅层，以在所述系缚件区域的第一外部竖直表面上外延形成第一单晶硅层压电电阻以及在所述系缚件区域的第二外部竖直表面上外延形成第二单晶硅层压电电阻；以及使所述第一外部竖直表面和所述第二外部竖直表面与沿着水平面延伸的所述基底的底层分离，以使得所述系缚件区域的第一外部竖直表面和第二外部竖直表面上的压电电阻层可相对于所述水平面内的所述底层运动。2.如权利要求1所述的方法，其特征在于，蚀刻沟槽包括：在所述SOI基底内植入中心导电径迹，选择植入的中心导电径迹的位置，以使得在沟槽蚀刻后，所述中心导电径迹从所述检测质量区域沿着所述系缚件区域延伸至所述锚区域。3.如权利要求2所述的方法，其特征在于，进一步包括：在所述SOI基底内植入第一外部导电径迹，选择植入的第一外部导电径迹的位置，以使得所述第一单晶硅层压电电阻与位于所述锚区域中的第一外部导电径迹导电接触；以及在所述SOI基底内植入第二外部导电径迹，选择植入的第二外部导电径迹的位置，以使得所述第二单晶硅层压电电阻与位于所述锚区域中的第二外部导电径迹导电接触。4.如权利要求3所述的方法，其特征在于，进一步包括：在所述第一外部导电径迹的一部分上形成第一接触垫；在所述第二外部导电径迹的一部分上形成第二接触垫；以及在所述中心导电径迹的一部分上形成第三接触垫。5.如权利要求1所述的方法，其特征在于，分离所述第一外部竖直表面和所述第二外部竖直表面包括：将汽相蚀刻引入所述沟槽中；汽相蚀刻所述系缚件区域下方的SOI埋入氧化物层的部分；以及汽相蚀刻所述检测质量区域下方的SOI埋入氧化物层的部分。6.一种平面内加速度计，包括：绝缘体上硅(SOI)基底，其包括位于SOI处理层与SOI活性层之间的埋入氧化物层；沟槽，其从所述基底的上表面穿过所述SOI活性层延伸至由所述埋入氧化物层形成的空隙区域；系缚件，其由所述SOI活性层形成，所述系缚件在所述空隙区域上方延伸且位于所述沟槽的第一部分与所述沟槽的第二部分之间；与所述SOI处理层呈固定关系的所述系缚件的第一端部；可在由所述基底的所述上表面限定的平面平行的平面内运动的所述系缚件的第二端部；第一单晶硅层压电电阻，其在所述系缚件的第一外部竖直表面上外延生长进入所述沟槽的所述第一部分内，并且利用光掩模形成；由所述SOI活性层形成的检测质量区域，所述检测质量区域由所述系缚件支撑且在所述空隙区域上方延伸，并由所述沟槽的第三部分限界；由所述SOI活性层形成的锚...

【专利技术属性】
技术研发人员：G·亚马，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：DE