动态电压和频率管理制造技术

在一个实施例中，一种集成电路包括自校准单元，该自校准单元被配置为以分别更低的电源电压幅值对所述集成电路中的逻辑电路重复测试直到该测试失败。采用测试通过的最低电源电压幅值来生成用于所述集成电路的请求电源电压幅值。在一个实施例中，一种集成电路包括：物理地分布在所述集成电路的区域上的多个逻辑门的串联连接；和测量单元，所述测量单元被配置为发起到逻辑门串的逻辑转换，并检测在逻辑门串的输出处的对应的转换。发起与检测之间的时间量用来请求用于集成电路的电源电压幅值。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路，更特别地，涉及集成电路中的动态电压和频率管理。
技术介绍
随着单个集成电路“芯片”上包括的晶体管数量增加，以及随着集成电路的工作频率增加，对集成电路所消耗的功率的管理变得日益重要。如果不对功耗进行管理，则满足集成电路的热要求(例如，提供在工作过程中适当地冷却集成电路以保持在集成电路的热限度内所需的部件)可能过于昂贵或者甚至不可行。另外，在一些应用中，例如在电池供电的设备中，管理集成电路中的功耗对于提供可接受的电池寿命可能是至为关键的。集成电路中的功耗与提供给集成电路的电源电压相关。例如，很多数字逻辑电路分别以二进制一和二进制零表示电源电压和地电压(反之亦然)。当数字逻辑在工作期间评估(evaluate)时，信号频繁地从一个电压完全地转换到另一个电压。由此，集成电路中消耗的功率取决于电源电压相对于地电压的幅值。降低电源电压通常会导致功耗降低，但是也会影响数字电路工作的速度，由此可能造成在给定的工作频率(即，集成电路中的数字逻辑被时钟化的频率)下不正确的操作，或者可能降低性能。另外，随着晶体管几何结构尺寸不断减小，在晶体管没有有效地导通电流时发生的漏电流已经成本文档来自技高网...

【技术保护点】
１．一种集成电路，包括：逻辑电路；耦接到所述逻辑电路的本地功率管理器，该本地功率管理器被配置为向外部电源发送对请求电源电压幅值的指示；以及在所述集成电路内的自校准单元，该自校准单元被配置为对所述逻辑电路执行测试，其中该自校准单元被配置为以分别更低的请求电源电压幅值重复该测试直到该测试失败，并且测试通过的最低请求电源电压幅值被用来生成用于所述集成电路的操作的请求电源电压幅值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V·R·万卡纳尔，
申请(专利权)人：苹果公司，
类型：发明
国别省市：US