动态电压和频率管理制造技术

在一个实施例中，一种集成电路包括自校准单元，该自校准单元被配置为以分别更低的电源电压幅值对所述集成电路中的逻辑电路重复测试直到该测试失败。采用测试通过的最低电源电压幅值来生成用于所述集成电路的请求电源电压幅值。在一个实施例中，一种集成电路包括：物理地分布在所述集成电路的区域上的多个逻辑门的串联连接；和测量单元，所述测量单元被配置为发起到逻辑门串的逻辑转换，并检测在逻辑门串的输出处的对应的转换。发起与检测之间的时间量用来请求用于集成电路的电源电压幅值。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路，更特别地，涉及集成电路中的动态电压和频率管理。
技术介绍
随着单个集成电路“芯片”上包括的晶体管数量增加，以及随着集成电路的工作频率增加，对集成电路所消耗的功率的管理变得日益重要。如果不对功耗进行管理，则满足集成电路的热要求(例如，提供在工作过程中适当地冷却集成电路以保持在集成电路的热限度内所需的部件)可能过于昂贵或者甚至不可行。另外，在一些应用中，例如在电池供电的设备中，管理集成电路中的功耗对于提供可接受的电池寿命可能是至为关键的。集成电路中的功耗与提供给集成电路的电源电压相关。例如，很多数字逻辑电路分别以二进制一和二进制零表示电源电压和地电压(反之亦然)。当数字逻辑在工作期间评估(evaluate)时，信号频繁地从一个电压完全地转换到另一个电压。由此，集成电路中消耗的功率取决于电源电压相对于地电压的幅值。降低电源电压通常会导致功耗降低，但是也会影响数字电路工作的速度，由此可能造成在给定的工作频率(即，集成电路中的数字逻辑被时钟化的频率)下不正确的操作，或者可能降低性能。另外，随着晶体管几何结构尺寸不断减小，在晶体管没有有效地导通电流时发生的漏电流已经成为集成电路中消耗的功率的较大分量。在给定晶体管中经历的漏电流的量随着电源电压的增加而线性增加。另外，在每个新的半导体制造工艺节点(其中晶体管几何结构减小)处，漏电流增大超过有效(ON)电流(active current)。由此，随着采用更先进的工艺节点，漏电流成为越来越大的事情。由此，集成电路中的功耗可以通过降低对集成电路的电源电压来管理，但是如果电源电压被降低得太多，也会导致不正确的操作。对于给定的集成电路设计而言，针对给定工作频率发生不正确的操作的电源电压幅值逐部分地不同。例如，用于制造集成电路的集成电路制造工艺以及集成电路的工作温度的变化都可能影响发生不正确操作的电源电压幅值。因此，通过电源电压来管理功耗的努力已经被限制到跨制造工艺的所有可接受变化和所有允许的工作温度在给定频率下确保正确操作的电源电压幅值。通常，对于给定频率的电源电压在集成电路的规范中静态地给出。
技术实现思路
在一个实施例中，一种集成电路包括逻辑电路，耦接到所述逻辑电路的本地功率管理器以及自校准单元。所述本地功率管理器被配置为向外部电源发送对请求电源电压幅值的指示。所述自校准单元被配置为对所述逻辑电路执行测试，并且以分别更低的请求电源电压幅值重复该测试直到该测试失败。测试通过的最低请求电源电压幅值被用来生成用于所述集成电路的操作的请求电源电压幅值。在一个实施例中，一种方法包括由自校准单元以用于集成电路的分别更低的请求电源电压幅值对逻辑电路重复测试，直到该测试失败，其中所述集成电路包括所述逻辑电路和所述自校准单元。该方法还包括所述自校准单元确定所述测试通过的最低请求电源电压幅值。该方法还进一步包括所述自校准单元选择所述最低请求电源电压幅值，以生成用于所述集成电路的操作的请求电源电压幅值。在一个实施例中，一种集成电路包括多个逻辑门，该多个逻辑门物理地分布在所述集成电路的由逻辑电路所占据的区域上，所述逻辑电路执行所述集成电路的操作，其中所述多个逻辑门串联连接；和测量单元，所述测量单元耦接到逻辑门串中的第一个门以及该逻辑门串中的最后一个门。所述测量单元被配置为发起到所述第一个门的逻辑转换，并测量时间直到从所述最后一个门检测到对应的转换。测量的时间与预定时间进行比较，以调整所述集成电路的电源电压。在一些实施例中，所述预定时间可以在自校准处理过程中确定。在一些实施例中，所述预定时间可以被测量为脉冲通过串联的所有门所花费的时钟周期数。在一个实施例中，一种方法包括测量单元发起到串联连接的多个门中的第一个门的逻辑转换，所述多个门物理地分布在集成电路的被逻辑电路占据的区域上，所述逻辑电路执行所述集成电路的操作；以及所述测量单元测量时间直到从最后一个门检测到对应的转换，其中测量的时间与预定时间进行比较，以调整所述集成电路的电源电压。附图说明以下的详细描述参照了附图，下面简要地描述附图。图1是集成电路的一个实施例的框图。图2是例示了图1所示的集成电路的测试的一个实施例的流程图。图3是例示了图1所示的自校准单元的一个实施例的操作的流程图。图4是例示了用以改变图1所示的集成电路的操作的频率的该集成电路的一个实施例的操作的流程图。图5是例示了对于一个实施例响应于各种事件而执行自校准的流程图。图6是集成电路的另一实施例的框图。图7是例示了图6所示的集成电路的测试的一个实施例的流程图。图8是例示了用以请求电源电压的集成电路的一个实施例的操作的流程图。图9是例示了用以改变图6所示的集成电路的操作的频率的该集成电路的一个实施例的操作的流程图。图10是例示了图6所示的集成电路的测试的另一实施例的流程图。图11是例示了图6所示的速度/温度补偿单元的一个实施例的操作的流程图。图12是在测试集成电路的一个实施例中可以采用的测试电压和各种电源电压下可操作的部分数的图形表示。图13是在测试集成电路的另一个实施例中可以采用的测试电压和各种电源电压下可操作的部分数的图形表示。尽管本专利技术易于进行各种修改和另选形式，但这里仍以示例的方式在附图中示出了本专利技术的具体实施方式，并将对其进行详细描述。然而，应当理解，这里的附图和详细描述并非旨在将本专利技术限于所公开的特定形式，相反，其旨在覆盖落入由所附权利要求限定的本专利技术的宗旨和范围内的所有改进、等同和另选方案。这里采用的标题仅仅是出于组织的目的，而非意在用于限制说明书的范围。贯穿整个本申请采用的术语“可以”是以允许的含义(即，意味着有可能)使用的，而非强制的含义(即，意味着必须)使用的。类似地，术语“包括”意味着包括但不受限。各种单元、电路或其他部件可以描述成“被配置为”执行一个或多个任务。在这种上下文中，“被配置为”是结构的广义描述，一般意味着“具有如下电路”，该电路在操作期间执行一个或多个任务。因此，单元/电路/部件可以被配置为执行任务，即使是在该单元/ 电路/部件当前没有打开时。通常，形成与“被配置为”相对应的结构的电路可以包括硬件电路和/或存储可执行以实现操作的程序指令的存储器。该存储器可以包括诸如静态或动态随机存取存储器的易失性存储器，和/或诸如光学或磁性盘存储设备、闪速存储器、可编程只读存储器等的非易失性存储器。类似地，为了便于描述，各种单元/电路/部件可以被描述为执行一个或多个任务。这种描述应当被解释为包括短语“被配置为”。记载被配置为执行一个或多个任务的单元/电路/部件明确地不会援引35U. S. C §112第六款关于该单元/电路/部件进行解释。具体实施例方式下面转向图1，示出了耦接到外部电源管理单元(PMU)/电源12的集成电路10的一个实施例的框图。在所例示的实施例中，集成电路10包括逻辑电路14、自校准单元16、 本地功率管理器18 (其可以包括自校准表20)以及频率/电压(F/V)表22。自校准单元 16和F/V表22耦接到本地功率管理器18，本地功率管理器18耦接为向PMU/电源12发送对请求电源电压幅值(Vdd请求)的指示。PMU/电源12耦接为向集成电路10提供所请求幅值的电源电压(Vdd)。在集成电路10内例示的部件集成在单本文档来自技高网...

【技术保护点】
１．一种集成电路，包括：逻辑电路；耦接到所述逻辑电路的本地功率管理器，该本地功率管理器被配置为向外部电源发送对请求电源电压幅值的指示；以及在所述集成电路内的自校准单元，该自校准单元被配置为对所述逻辑电路执行测试，其中该自校准单元被配置为以分别更低的请求电源电压幅值重复该测试直到该测试失败，并且测试通过的最低请求电源电压幅值被用来生成用于所述集成电路的操作的请求电源电压幅值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V·R·万卡纳尔，
申请(专利权)人：苹果公司，
类型：发明
国别省市：US