电流开关单元与数／模转换器制造技术

两个Ｄ触发器（Ｄ－ＦＦＭＡ、Ｄ－ＦＦＭＢ）将数字输入信号（ＤＭ）划分为两个，并依靠时钟信号（ＣＬＫ）和互补时钟信号（ＣＬＫＢ）输出两个重新定时的半速率信号（ＤＭＲ－Ａ、ＤＭＲ－Ｂ）。第一和第二开关（ＳＭ１，ＳＭ２）由这两个半速率信号（ＤＭＲ－Ａ、ＤＭＲ－Ｂ）驱动，第三和第四开关（ＳＭ３，ＳＭ４）由频率与时钟信号（ＣＬＫ）相同但相位不同的选择信号（ＳＷ）和互补选择信号（ＳＷＢ）驱动。基于此，使从电流源（１）馈入到负载（４）的电流成为与两倍于时钟信号（ＣＬＫ）频率的转换频率相对应的电流信号。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电流开关单元和使用电流开关单元的数模转换器(DAC Digital-to-Analog Converter)，以及，更具体地，涉及可以适合地应用于电流舵(电流相加)的数模转换器的电流开关单元以及该数模转换器，该数模转换器作为将数字信号转换成模拟信号的数模转换器在高速操作下是优秀的。
技术介绍
引入多层调制技术和0FDM(正交频分复用)技术在近来已经检定为进一步增加了光通信系统的速度和能力。作为该方法的结果，数字信号处理技术在光收发机的应用被证明是有效的。用作模拟前端电路的数模转换器DAC在这种光收发机的发射机侧是必不可少的。要求数模转换器DAC以几十GS/s的高速度操作。作为在高速操作中性能优越的数模转换器DAC，图对和25中示出的电流舵(电流相加)数模转换器DAC是公知的。甚至在涉及数据转换器的书中也描述了在图M和 25中示出的数模转换器DAC，例如非专利文献1 :Behzad Razavi, “ PRINCIPLES OF DATA CONVERSION SYSTEM DESIGN"，第五章〃 Current-Steering Architectures"以及非专利文献 2 :Β· Jalali et al, “ InP HBTs Growth, Processing and Applications“,第九章〃 Digital-To-Analog Converters"。图对是示出了常规的电流舵(电流相加)数模转换器DAC的电路布置的示例的方框图。在该示例中，数模转换器DAC包括N个电流开关单元。依照N比特二进制代码的数字输入信号比特，使用二进制加权负载电阻器网络(电阻器梯形网络)对N个具有相同电流值的电流进行加权并相加，从而将其转换成模拟输出信号Vout并输出，该电阻器网络包括形成为梯形的、具有电阻值为R和2R的多个电阻器。也就是说，图M中的数模转换器包括N个电流开关单元C&、CSp CS2、...和 CSN_i，并且更特别地，包括N个D触发器(D-FF 具有锁存器功能的电路)D-FFp D-FF1, D-FF2,...禾Π D-FFim和N个电流源以及开关SQ、S1, S2,...和S1^1，该N个D触发器分别临时地锁存N个数字输入信号比特D(I(最低有效位侧)、D1、D2、...和Dim (最高有效位侧)并输出由时钟信号CLK重新定时的信号比特，该N个电流源使N个具有相同电流值(I)的电流流到二进制加权负载电阻器网络(电阻器梯形网络)中，该电阻器网络包括形成为梯形的、具有电阻值为R和2R的多个电阻器，基于数字输入信号比特队、D1^D2,...和Dim的值分别控制开关&、31、&、...和Sim的开/关。注意到，符号VCC表示被配置为驱动数模转换器DAC的电源。另一方面，图25是示出了常规的电流舵(电流相加)数模转换器DAC的电路布置的另一示例的方框图。在该示例中，数模转换器DAC包括如图M中所示的N个电流开关单元CSc^CSpCSy...和CSN_lt)然而，依照N比特二进制代码的数字输入信号比特，使用单个负载电阻器将通过对电流值进行二进制加权而得到的N个电流相加，从而将其转换为模拟输出信号Vout并输出。也就是说，图25中的数模转换器包括N个D触发器D_FF、N个电流源以及开关&、 Sp &、...和Sim，该N个D触发器分别临时地锁存N个数字输入信号比特Dtl (最低有效位侧)、Di、D2、...和Dim(最高有效位侧)并输出由时钟信号CLK重新定时的信号比特，该N 个电流源将二进制加权为电流值I (最低有效位侧)、21、221、...和I (最高有效位侧) 的N个电流流到具有电阻值为R的单个负载电阻器，基于数字输入信号比特队為為、...和 0,_1的值分别控制开关&、31、32、...和Sim的开/关。注意到，符号VCC表示被配置为驱动数模转换器DAC的电源。如上所述，图M和图25中示出的常规的电流舵(电流相加)数模转换器DAC中的每一个包括N个电流开关单元CSc^CSpCSy...和CSN_lt)依照N比特二进制代码的数字输入信号比特D。、D1^D2,...禾Π Dim，同时驱动(开/关)与其相对应的开关SQ、S1, S2,...和 Sim以改变流到由电阻器梯形网络或单个负载电阻器形成的负载的电流的权重，亦即产生二进制加权的电流，由此获得模拟输出信号(电压)。通常，为了使开关SpSp^、...和 Sim的驱动定时一致，N个D触发器D-FF (具有锁存器功能的电路)被分别布置在开关&、 Sp S2、...和Sim的前级。通过基于相同的时钟信号CLK对N个数字输入信号比特队、D1, D2、...和Dim进行重新定时，将数模转换器配置为同时驱动开关&、S1, S2,...和SN_lt)通过将图25中的数模转换器DAC作为示例，将参考图^A、26B和27对图对和25 中示出的常规电流舵(电流相加)数模转换器DAC的操作概要进行描述。图2队和^B是用于解释包括在常规电流舵(电流相加)数模转换器DAC中的电流开关单元的操作的示意图。具体地，图26A示出了 N个电流开关单元CSpCSpC^、...和 CSn^1中的第M个电流开关单元C、的电路布置。图^B示出了图2队中所示的第M个电流开关单元(、的各个部分的信号波形。注意到，作为示例，图26A示出了提供负载电阻器网络(电阻器梯形网络)作为连接到电流开关单元(、的负载的情况，该负载电阻器网络包括形成为梯形的、具有电阻值为R和2R的多个电阻器(如图M所示)。电流开关单元是具有对数字输入信号进行锁存和重新定时的功能并具有控制是否向负载侧供应电流的开关功能的电路(单元)，并且与数字输入信号比特相对应地布置。 电流开关单元包括D触发器、开关电路和电流源。该电路通过依照由D触发器锁存并重新定时的数字输入信号切换开关电路的开/关状态，控制是否使电流从电流源流向负载。如图2队中所示地输入到第M个D触发器D-FFm的第M个数字输入信号比特Dm具有图26B中示出的信号波形。如图^B中所示，第M个D触发器D-FFm依照时钟信号CLK的上升沿(由△指示的定时)对数字输入信号比特临时性地进行锁存和重新定时，并将其作为重新定时的数字输入信号Dmk输出到开关、。被重新定时为与时钟信号CLK的上升沿一致的数字信号Dme驱动作为第M个电流开关单元C、的开关电路的开关、，以确定是否将电流信号Im流到负载电阻器网络(电阻器梯形网络)。B卩，如图26B中所示，当重新定时的数字信号Dmk为“高”时，开关、接通，以使电流信号Im从电流源流到负载电阻器网络。将使用图27来描述包括参考图2队描述的电流开关单元在内的数模转换器DAC 的D/A(数字到模拟)转换操作。图27是以3比特结构作为示例，解释整个常规电流舵 (电流相加)数模转换器DAC的操作的示意图。图27指示产生了与三个数字输入信号比特 D0 (最低有效位侧)、D1和D2 (最高有效位侧)相对应的模拟输出信号Vout。注意到，虽然没有在图27中示出，与三个数字输入信号比特队、D1和D2相对应地提供了包括D触发器D-FFpD-FF1和D-FF2本文档来自技高网...

【技术保护点】
载之间。在所述电流源和所述负载之间，并由所述第二半速率信号来驱动；以及选择开关，依照频率与所述第一时钟信号的频率相同但是相位与所述第一时钟信号的相位不同的信号，选择性地将包括所述第一锁存电路的电路和包括所述第二开关的电路之一连接在所述电流源和所述负进行锁存和重新定时，并向所述开关电路输出通过将所述数字输入信号划分为两个信号而获得的第一半速率信号和第二半速率信号，所述开关电路包括：第一开关，插入在所述电流源和所述负载之间，并由所述第一半速率信号来驱动；第二开关，与所述第一开关并联地插入１．一种电流开关单元，包括：电流源；开关电路，对所述电流源和负载之间的连接状态进行切换，以切换是否从所述电流源向所述负载提供电流；以及第一锁存电路和第二锁存电路，基于第一时钟信号和作为第一时钟信号的反相信号的第二时钟信号，分别对数字输入信号

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：长谷宗彦，
申请(专利权)人：日本电信电话株式会社，
类型：发明
国别省市：JP