一种基于概率计算的低功耗数字滤波器及实现方法技术

本发明专利技术提供了一种基于概率计算的低功耗数字滤波器，其特征在于：所述滤波器采用串行和全并行结构，所述串行结构包括输入数据转化器，选择信号生成单元，多路选通器，以及输出转化器。本发明专利技术在低电压时，更是有很好的容错性能；在滤波性能损失较传统滤波器小的条件下，可以获得更大的功耗改善。

【技术实现步骤摘要】

本专利技术属于数字信号处理领域，尤其是涉及，本专利技术可应用于通信系统和数字信号处理系统等，。
技术介绍
随着集成电路工艺的不断发展，对计算精确度越加难以保证，而且如何能降低系统的功耗，这些问题已成为目前集成电路设计的瓶颈 。虽然传统的方法提出了采用电路保护，或者部分加强的方法来保证计算的精确性，但是这些都是以额外的开销的代价来实现的。并且当采用低电压供电以降低模块功耗时，基本的逻辑门电路，包括纠错电路的功能会出现差错。近来，有学者将概率计算应用于数字信号处理的过程中 ，其主要思想是将概率值用二进制序列中1所占的比例来表征。而计算则通过对应比特的逻辑关系来实现。 这种方法的好处在于首先基本门的结构减少了硬件复杂度，使得总体功耗降低，关键路径更短，从而提高系统的处理速度。其次，采用序列的方式进行计算对单位门有较好的容错性，因此通过降低计算电路的供电电压，可以在损失很少的精确度的情况下，大大减少整体的功耗。数字信号处理领域的常用器件滤波器，是一种用来消除干扰杂讯的器件，其功能是允许一部分频率的信号顺利通过，而另一部分频率的信号则受到较大抑制。理想滤波器在通带内的电压增益为常数，在阻带内的电压增益为零。实际滤波器的通带和阻带之间存在一定频率范围的过渡带。按照滤波器的三种频带在全频带中分布位置的不同，滤波器可分为以下四种基本类型低通滤波器、带通滤波器、高通滤波器和带阻滤波器。滤波器可用于电子学，信号处理和大气科学等众多领域。
技术实现思路
本专利技术的目的是提供。本专利技术的核心在于，将概率计算的方法运用在数字滤波器中。滤波器的功能函数为y = xlcl+x2c2+···+xncn0其中xl是输入数据，经1,2, ... (n-1)个时钟周期延迟得到数据x2，x3，…，Xn，cl，c2，…，cn是滤波器系数，y是滤波器输出。在概率计算中，首先将输入数据xi和滤波器系数ci分别作线性变换归一化至概率区间，得到Pxi和Pci，此时滤波器函数对应为Py = Σ Pxi^Pci0将Pxi转化为贝努利概率序列Xi，其中序列Xi中‘1’的概率为I^i，根据Pci选择对应序列Xi的值输出， 得到Py，将此概率值作反线性变换，映射至数值域，即完成了基于概率计算的数字滤波器实现。为满足滤波器不同性能的要求，本专利技术采用了串行和全并行的结构。其中，串行滤波器的硬件开销最小，而全并行滤波器速度最快。串行结构由输入数据转化器，选择信号生成单元，多路选通器，以及输出转化单元组成。其中，输入数据转化器，选择信号生成单元，多路选通器和输出转化单元依次相连， 本文所指的连接指一般通用的电路连接。输入信号由输入数据转化器转化为概率序列，其输出作为多路选通器的输入数据信号，由选择信号生成单元产生多路选通器的选择信号， 将多路选通器的输出送入输出转化单元，完成概率序列到数值的转化，即为滤波器的最终输出。输入数据转化器其功能是将输入数据转化成贝努利概率序列。根据大数定律可知，当试验次数足够多时，事件对应的概率值可用事件发生的频率表征。实现时，将输入数据与一组随机数依次作大小比较，若输入数据较当前随机数大，输出‘1’，否则输出‘0’。当随机数足够多时，输入数据的概率值可用比较结果中1所占比例表示，比较结果即为输入数据对应的概率序列。选择信号生成单元其功能是将滤波器系数映射为端口选择信号。将滤波器系数进行线性归一化，得到对应的各个端口的选择概率。实现时，将输入数据转化器生成的概率序列长度值分别乘以端口概率值得到每个端口的选择次数。因为端口个数等于滤波器阶数。故而得到一组原始端口选择序列。将原始端口选择序列经交织得到一组新的选择序列并存储，在对应的时钟取出即可。多路选通器其功能是在多路数据传递过程中，根据选择信号，将对应某路的数据选择输出。它包含多路的数据输入，一组选择信号输入以及一路输出，输出与选择的数据输入值相同。输出转化器由计数器和补偿单元构成，其功能是将生成的概率序列转化为数值， 并进行补偿后输出。计数器的功能是将生成的概率序列转化为数值。已知多路选通器的选择信号为固定的一组数据，计数器初始值为零，将一组选择信号对应的一组输出即多路选通器的输出送入计数器进行累加，得到计数器的一次有效输出值，将结果送至补偿单元，计数器同时清零。补偿单元预先将补偿数值存储，与计数器输出的有效值作减法操作，其输出即为最终结果。全并行结构由输入转化器，交织单元和输出转化器组成。其中，输入转化器，交织单元和输出转化器依次相连。输入数据由输入转化器展开成多根信号线，经交织单元采用抽线法，根据滤波器系数映射得到的选择序列，将输入数据的对应比特信号线选出，送至输出转化器，其输出即为滤波器的最终结果。因为抽线法只选择有用信号线，并将未用的信号线删除，所以大大减少硬件开销。输入转化器其功能是将输入数据展开成多根信号线。原理如下，设输入二进制数据X位宽η比特，可将其按各位权重展开，得到展开式X = 2n-lX(n)+2n-h(n-l)+… +20x(l)，即将输入数据用2η根信号线表示，并按权重由小到大的顺序从1到2η对信号线进行编号，其中第k(0彡k彡n-1)比特信号对应第业至业+1-1根信号线。交织单元其功能是将输入数据的有效信号线选出。具体实现是，根据滤波器系数对应的选择序列经交织后的选择序列，即端口选择序列，将其按端口分类，生成各端口的地址集合。若端口 P的地址集合为{a，b} (a,b彡0)，则将端口 P处输入的第加至加+1-1和 2b至2b+l-l根信号线选出，同时把端口 ρ的其它未用信号线删除。输出转化器由加法器和补偿单元构成。加法器与补偿单元依次相连。加法器的功能是将当前长为2η的随机比特串转换为二进制数值。将输入转化器输出的2η根信号线送至加法器的输入端，每次输入均对应一个有效输出。补偿单元同串行结构。本专利技术提出了一种新的基于概率计算的低功耗数字滤波器实现方法。首先对传统滤波器的算法进行改进，使其映射到概率域中。其次提出算法所对应的硬件结构，给出了串行和全并行的基于概率计算的实现结构。本专利技术提出的概率滤波器，在输入信噪比约等于30dB时，其输出信噪比性能与传统滤波器计算性能相当；但因为使用基本门电路实现乘加运算，所以硬件开销更低，关键路径更短。在低电压时，更是有很好的容错性能；在滤波性能损失较传统滤波器小的条件下， 可以获得更大的功耗改善。附图说明图1为传统滤波器结构图；图2为本方案中串行滤波器结构图；图3为串行滤波器输入数据转化器结构图；图4为串行滤波器输出转化器结构图；图5为串行滤波器多路选通器结构图；图6为本方案中并行滤波器结构图；图7为并行滤波器输入转化器结构图；图8为并行滤波器输出转化器结构图。具体实施例方式本专利技术的核心在于，将概率计算的方法运用在数字滤波器中。首先将传统滤波器的算法映射到概率域，并给出了基于概率计算的串行和全并行的滤波器实现结构。以下结合附图，具体说明本专利技术滤波器的功能函数为y = xlcl+x2c2+…+xncn。其中xl是输入数据，经1，2，... (n-1)个时钟周期延迟得到数据x2，x3,…，xn, cl, c2,…，cn是滤波器系数，y是滤波器输出，xi，cie ，L表示二进制数据位宽。传统滤波器结构图如图1所示。为实现概率域上的计算本文档来自技高网...

【技术保护点】
１．一种基于概率计算的低功耗数字滤波器，其特征在于：所述滤波器采用串行和全并行结构，所述串行结构包括输入数据转化器，选择信号生成单元，多路选通器，以及输出转化器，其中，输入数据转化器，选择信号生成单元，多路选通器和输出转化器依次电路连接，输入数据转化器将输入信号转化为概率序列，输入数据转化器的输出作为多路选通器的输入数据信号，由选择信号生成单元产生多路选通器的选择信号将多路选通器的输出送入输出转化器，完成概率序列到数值的转化；所述全并行结构包括输入转化器，交织单元和输出转化器，其中，输入转化器，交织单元和输出转化器依次电路相连，输入数据由输入转化器展开成多根信号线，经交织单元采用抽线法，根据滤波器系数映射得到的选择序列将输入数据的对应比特信号线选出，送至输出转化器。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡剑浩，陈杰男，刘沁怡，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90