一种适用于PSVA与阵列的测试电路制造技术

本实用新型专利技术涉及LCD技术领域，尤其涉及一种适用于PSVA与阵列的测试电路。本实用新型专利技术适用于PSVA与阵列的测试电路，包括栅极线讯号线路、数据线讯号线路、第一焊盘和薄膜晶体管，所述栅极线讯号线路和所述数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，所述数据线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连，所述数据线讯号线路所对应的薄膜晶体管的栅极连接至基板上的涂布结构；所述栅极线讯号线路所对应的薄膜晶体管的源极与栅极彼此连接，并连接至基板上的涂布结构。相较于现有的适用于PSVA与阵列的测试电路，本实用新型专利技术提供的技术方案能有效的减少玻璃边缘焊盘的数目，简化整体线路的复杂度。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

一种适用于PSVA与阵列的测试电路
本技术涉及LCD
，尤其涉及一种适用于PSVA与阵列的测试电路。
技术介绍
目前的 PSVA (Po lymer Stabilized Vertical Alignment，聚合物稳定型垂直配向技术)制程中，为了在array(阵列)段制程之中进行电路测试，一般会使用所谓的 shorting bar (短路棒)将所有的gateline栅极线10与dataline数据线20并联成G1、 G2、…、以及D1、D2、…、Dm讯号，具体如图1所示，其中η与m值的设计必须要大于等于2，在测试之时才能拦截相邻data line或是相邻gate line互相短路的状况，所以每个chip (芯片)会有相对应的G1、G2、…、Gn及D1、D2、…、Dm与数个共通讯号pad Cl、 C2、…、Cx(统称为com)以作为阵列test时外加讯号之输入点。为了使这些线路也能够在PSVA制程中加电压使用，传统的方式是把玻璃上每个chip所对应的Gl、G2、…、Gn以及D1、D2、…、Dm与数个共通讯号Cl、C2、…、Cx皆连接至玻璃边上的I^d(焊盘)，后续 cell (晶元)段PSVA制程前会移除对向侧的边缘部分玻璃，使这些Pad裸露而得以顺利加上电压。但若是整片玻璃的chip数目较多，就会导致玻璃边缘的pad数目太多，将会增加 PSVA制程加电压probe (探针)的数目以及整体周边线路的复杂度。故，有必要提供一种更加优化的适用于PSVA与阵列的测试电路，以解决上述问题。
技术实现思路
本技术的目的在于提供一种适用于PSVA与阵列的测试电路，以解决现有阵列测试电路中probe的数目太多以及整体周边线路复杂的问题。本技术是这样实现的一种适用于PSVA与阵列的测试电路，包括栅极线讯号线路、数据线讯号线路、第一焊盘和薄膜晶体管，所述栅极线讯号线路和所述数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，所述数据线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连，所述数据线讯号线路所对应的薄膜晶体管的栅极连接至基板上的涂布结构；所述栅极线讯号线路所对应的薄膜晶体管的源极与栅极彼此连接，并连接至基板上的涂布结构。在本技术的一较佳实施例中，还包括第二焊盘，所述第二焊盘位于第一焊盘一侧，且与基板上的涂布结构连接。在本技术的一较佳实施例中，还包括共通讯号线焊盘，所述共通讯号线焊盘彼此连接，并与基板上的涂布结构相连。在本技术的一较佳实施例中，所述共通讯号线焊盘与第一焊盘相连。在本技术的一较佳实施例中，所述基板上的涂布结构涂有导电物质，并与基板上板的导电层连接。在本技术的一较佳实施例中，所述栅极线讯号线路与数据线讯号线路的数量至少为一个。本技术还提供了一种适用于PSVA与阵列的测试电路，包括栅极线讯号线路、 数据线讯号线路、第一焊盘和薄膜晶体管，所述栅极线讯号线路和所述数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，所述栅极线讯号线路及所述数据线讯号线路各自对应的薄膜晶体管的栅极分别连接至基板上的涂布结构，所述数据线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连；所述栅极线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连。在本技术的一较佳实施例中，还包括第二焊盘和共通讯号线焊盘，所述第二焊盘与基板上的涂布结构相连，所述共通讯号线焊盘彼此连接，并接至基板上的涂布结构。在本技术的一较佳实施例中，所述基板上的涂布结构涂有导电物质，并与基板上板的导电层连接。在本技术的一较佳实施例中，所述栅极线讯号线路与数据线讯号线路的数量至少为一个。相较于现有的适用于PSVA与阵列的测试电路，本技术提供的技术方案，将栅极线和数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，数据线讯号线路对应的薄膜晶体管的源极彼此连接并延伸连接第一焊盘，薄膜晶体管的栅极连接基板上的涂布结构，栅极线讯号线路所对应的薄膜晶体管的源极与栅极彼此连接并一起连接在基板上的涂布结构，基板上的涂布结构涂有导电物质使其与上板的导电层连接，有效的减少玻璃边缘焊盘的数目，简化整体线路的复杂度。为让本技术的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下附图说明图1为现有技术的适用于PSVA与阵列的测试电路的结构示意图；图2为本技术的第一较佳实施例的适用于PSVA与阵列的测试电路的结构示意图；图3为本技术的第二较佳实施例的适用于PSVA与阵列的测试电路的结构示意图；图4为本技术的第三较佳实施例的适用于PSVA与阵列的测试电路的结构示意图。具体实施方式以下各实施例的说明是参考附加的图式，用以例示本技术可用以实施的特定实施例。本技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、 「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。如图2所示，为本技术提供的第一较佳实施例的适用于PSVA与阵列的测试电路的结构示意图，在图2中，每个栅极线G1、G2、-,Gn 30以及数据线D1、D2、…、Dm 40讯号线路的延伸线连接到各自所对应的薄膜晶体管50之漏极(drain)，数据线D1、D2、…、Dm 40所对应的薄膜晶体管50的源极(Source)彼此连接在一起，并通过一条讯号线延伸至玻璃边缘的第一焊盘O^dl) 60，薄膜晶体管50的栅极连接至基板上的涂布结构(Transfer)； 栅极线G1、G2、-,Gn 30所对应的薄膜晶体管50的源极(Source)与栅极(Gate)彼此连接并一起连接在基板上的涂布结构，玻璃边缘的第二焊盘(Pac^) 70直接连接在基板上的涂布结构；共通讯号线焊盘I^ad C1、C2、…、Cx (统称为com) 80彼此连接并一起连接在基板上的涂布结构；其中，涂布结构(Transfer)在cell对组制程时涂上导电的物质使其连接至上板的导电层。因此在阵列测试时，由于不具有对向侧玻璃，所有TFT之闸极(栅极)为floating 电位(悬浮电位)，TFT关闭，源极(Source)与漏极(drain)间存在高阻抗，所有的栅极线 G1、G2、…、Gn 30以及数据线Dl、D2、…、Dm 40对应的Pad等同于处于独立状态，因此不同的I^ad可施加不同的讯号以检测阵列。在Cell上下玻璃对组的制程中，由于transfer中的导电物质导通上板的导电层，因此所有连接至transfer的线路皆相当于第二焊盘70所加之讯号，于PSVA制程时第二焊70相较于第一焊盘60会施加较高电位的讯号，这样一来会导致所有transfer与对向侧玻璃的导电层为高电位，薄膜晶体管50之闸极皆为高电位， 因此源极(Source)与漏极(drain)间的阻值降低可视为导通状态，电晶体之源极(Source) 所施加的讯号便可进入所有的G1、G2、-,Gn以及D1、D2、…、Dm线路，顺利供给画素固化 (curing)时所需的电位。如图3所示，为本技术提供的第二较佳实施例的适用于PSVA与阵列的测试电路的结构示意图，在图3中本文档来自技高网...

【技术保护点】
１．一种适用于ＰＳＶＡ与阵列的测试电路，包括栅极线讯号线路和数据线讯号线路，其特征在于，还包括第一焊盘和薄膜晶体管，所述栅极线讯号线路和所述数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，所述数据线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连，所述数据线讯号线路所对应的薄膜晶体管的栅极连接至基板上的涂布结构；所述栅极线讯号线路所对应的薄膜晶体管的源极与栅极彼此连接，并连接至基板上的涂布结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈政鸿，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：实用新型
国别省市：94