数字滤波器制造技术

本发明专利技术提供一种数字滤波器，其和前级的模拟部中的模拟运算动作的匹配性良好，对于模拟部的输出能在噪声位置形成陷波，从而改善噪声除去性能。该数字滤波器(1)在前级配置有模拟运算结果的比特数据输出按每N个时钟而发生变化的模拟部(2)，并且以和所述模拟部(2)同步的时钟进行动作，从所述模拟部(2)输出的比特数据中除去噪声，该数字滤波器(1)构成为具备：Sinc?N阶滤波器(11)，其将提取采样的移动平均的Sinc滤波器级联为N级而形成；和K抽头数的移动平均滤波器(12)，其连接于Sinc?N阶滤波器(11)的输出级。

【技术实现步骤摘要】

本专利技术涉及将提取采样的移动平均的Sine滤波器进行多级级联而形成的数字滤波器。
技术介绍
现有的Δ Σ型AD变换器的前级配置有进行模拟运算的模拟部，后级配置有从模拟部所输出的比特流中除去不需要的频率分量(噪声)的数字滤波器。一般，作为数字滤波器，使用将Sine滤波器构成为N级的Sine N阶滤波器。另一方面，作为构成模拟部的电路的1个，有检测微小的静电电容的变化并变换为数字信号来取入的电容检测装置(例如参照专利文献1)。相关的电容检测装置和Δ Σ 型AD变换器相同，具备对静电电容的变化量进行积分后实施2值化的模拟部、和除去包含于模拟部所输出的比特列中的噪声分量并且多比特化的数字滤波器。考虑将该数字滤波器应用于SincN阶滤波器。专利文献专利文献1 JP特开2006-253764号公报但是，在使用Sine N阶滤波器来构成数字滤波器的情况下，根据在前级的模拟部中直到输出模拟运算结果所需要的时钟数不同，将与后级的Sine N阶滤波器的动作的匹配性会变差，并且，在成为不需要的频率分量的噪声位置，并不一定能形成陷波(notch)，因此，存在不能充分地衰减噪声的问题。
技术实现思路
本专利技术鉴于上述点而提出，目的在于提供一种与前级的模拟部中的模拟运算动作的匹配性良好且对于模拟部的输出，能在噪声位置形成陷波，从而改善了噪声除去性能这样的数字滤波器。本专利技术的数字滤波器特征为在前级配置有模拟运算结果的比特数据输出按每N 个时钟而发生变化的模拟部，以和所述模拟部同步的时钟进行动作，从所述模拟部输出的比特数据中除去噪声，具备如下结构而构成Sinc N阶滤波器，其将提取采样的移动平均的 Sine滤波器级联为N级而形成；和K抽头数的移动平均滤波器，其连接于所述Sine N阶滤波器的输出级。根据该构成，配置于前级的模拟部中的模拟运算动作和数字滤波器中的Sine滤波器的级数以及移动平均滤波器的抽头数匹配，并且，能通过Sine滤波器的级数以及移动平均滤波器的抽头数来在期望位置形成陷波，能在前级的模拟部的噪声通过带形成陷波， 从而能改善噪声耐性。在上述的数字滤波器中，特征在于，所述Sine N阶滤波器具备脉冲响应生成器， 其生成所述数字滤波器的脉冲响应；积运算处理部，其求取从所述模拟部输入的比特数据和由所述脉冲响应生成器生成的脉冲响应的积；加法器，其将从所述积运算处理部输出的本次的积和1个时钟前从所述积运算处理部输出的前次的积相加；和双稳态多谐振荡器， 其将所述加法器的加法运算结果延迟1个时钟之后提供给所述加法器。根据该构成，利用脉冲响应生成器生成脉冲响应，由于将从模拟部输入的比特数据和脉冲响应相乘来进行滤波，因此，与用延迟单元构成Sine滤波器的情况相比，能够缩减电路规模。在上述的数字滤波器中，特征在于，所述脉冲响应生成器具备3次微分生成器， 其生成所述数字滤波器的脉冲响应的3次微分值；和3个积分器，其串联连接于所述3次微分生成器的输出级。根据该构成，虽然也能使用表格等来安装数字滤波器的脉冲响应，但实现较长的抽头数的滤波器时的电路规模会变得非常大。若将数字滤波器的脉冲响应三次微分，则通过着眼于成为具有某法则的值，活用其特性来硬件化，可实现小规模的电路。在上述的数字滤波器中，特征在于，所述Sine N阶滤波器是将抽头数为M的Sine 滤波器级联为4级而构成的，所述移动平均滤波器由抽头数为4的移动平均滤波器构成，作为所述模拟运算，所述模拟部按每4个时钟进行1次积分，并在相对于采样频率fs的fs/2 处具有噪声通过域。根据该构成，能相对于模拟部，实现具有在fs/2处形成有陷波的频率特性的数字滤波器，该模拟部在相对于采样频率fs的fs/2处具有噪声通过域。根据本专利技术，和前级的模拟部中的模拟运算动作的匹配性良好，能相对于模拟部的输出在噪声位置形成陷波，能改善噪声除去性能。附图说明 图1是本专利技术的一个实施方式的数字滤波器的构成图。 图2是利用了脉冲响应生成器的实施方式的数字滤波器的构成图。 图3是脉冲响应生成器的构成图。图4A是表示本专利技术的一个实施方式的数字滤波器的滤波器频率特性的图。 图4B是表示成为比较例的Sine 4阶滤波器的滤波器频率特性的图。 图5是电容检测装置的构成图。图6是电容检测装置中的十字开关(cross switch)的连接切换定时的图。 图7是其它的电容检测装置的构成图。图8是其它的电容检测装置中的十字开关的连接切换定时的图。 (附图标记说明) 1数字滤波器 2模拟部IlSinc 4阶滤波器12移动平均滤波器G抽头)13a、13b、13c延迟单元14加法器21脉冲响应生成器22积运算处理部23加法部24双稳态多谐振荡器313次微分生成器31a 3次微分表32、34、36 加法器33、35、37 延迟单元具体实施例方式下面，参照附图来详细说明本专利技术的实施方式。图1是本专利技术的一个实施方式的数字滤波器的构成图。本实施方式的数字滤波器 1由将提取采样的移动平均的Sine滤波器级联为4级而形成的Sine 4阶滤波器11、和连接于Sine 4阶滤波器11的后级的抽头数为K的移动平均滤波器12构成。虽然在本例中， 移动平均滤波器12的抽头数和Sine N阶滤波器的阶数一致，但如后述，以与希望的陷波位置的关系来决定任意的数即可。数字滤波器1的前级连接有模拟部2。Sine 4阶滤波器11能够将各个由抽头数M的移动平均滤波器构成的Sine滤波器级联为4级而构成。在本实施方式中，为了谋求电路规模的小型化，采用其中利用后述的脉冲响应生成器来实现和将Sine滤波器级联为4级的电路同等功能的电路构成。移动平均滤波器12是抽头数=4的移动平均滤波器，由串联连接的3个延迟单元 13a、13b、13c、和将对输入级的延迟单元13a的输入以及各延迟单元13a、13b、13c的输出相加的加法器14构成。移动平均滤波器12的抽头数配合期望的陷波位置而设定。在相对于 Sine 4阶滤波器11而设移动平均滤波器12的抽头数为4的情况下，能在采样频率fs的 1/4、1/2、3/4的位置形成陷波。模拟部2按规定的时钟数进行模拟运算(例如模拟积分运算)，并使模拟运算结果成为比特数据来输出。在本实施方式中，每4个时钟执行1次积分运算，将其积分运算结果经由比较器变换为2比特并输出。即，在模拟部2的输出发生变化的定时、Sine 4阶滤波器 11的动作定时G级构成)、以及移动平均滤波器12的抽头数(=4)之间取得了匹配性。本实施方式的数字滤波器1从由模拟部2所输出的2值的比特流中输出与规定的检测量对应的数字值并且通过滤波器功能来谋求噪声的抑制。图2是利用脉冲响应生成器来构成数字滤波器1的构成例的图。图2所述的数字滤波器1具备如下结构而构成脉冲响应生成器21 ；积运算处理部22，其运算由脉冲响应生成器21所生成的脉冲响应和从模拟部2提供的比特流数据之间的积；加法部23，其将1 个采样前的积运算结果和本次的积运算结果相加；和双稳态多谐振荡器对，其使加法部23 的输出和采样时钟同步，并使其延迟1个时钟。在此，虽然也能使用表格等来安装数字滤波器的脉冲响应，但实现较长的抽头数的滤波器时的电路规模会变得非常大。若将本实施方式的数字滤波器l(Sinc 4阶滤波器 11和抽头数4的本文档来自技高网...

【技术保护点】
１．一种数字滤波器，在前级配置有模拟部，并且以和所述模拟部同步的时钟进行动作，从所述模拟部输出的比特数据中除去噪声，其中，该模拟部的模拟运算结果的比特数据输出按每Ｎ个时钟而发生变化，所述数字滤波器的特征在于构成为具备：Ｓｉｎｃ　Ｎ阶滤波器，其将提取采样的移动平均的Ｓｉｎｃ滤波器级联为Ｎ级而形成；和Ｋ抽头数的移动平均滤波器，其连接于所述Ｓｉｎｃ　Ｎ阶滤波器的输出级。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：尾屋隼一郎，
申请(专利权)人：阿尔卑斯电气株式会社，
类型：发明
国别省市：JP