用于与异构数据直插式存储器模块接口连接的方法和装置制造方法及图纸

本文描述了用于将处理器与异构数据直插式存储器模块(DIMM)接口连接的方法和装置。该方法包括：确定具有数据通道的DIMM的标识；基于所述DIMM的所述标识的确定来映射所述数据通道；响应于所述数据通道的所述映射来训练输入-输出(I/O)收发机；以及在训练所述I/O收发机后，向或者从所述DIMM传送数据。

【技术实现步骤摘要】
用于与异构双列直插式存储器模块接口连接的方法和装置
本专利技术的实施例总地涉及处理器领域。更特别地，本专利技术的实施例涉及用于将处理器和异构双列直插式存储器模块(DIMM)接口连接的方法和装置。
技术介绍
与计算设备在高级别相关联的存储器模块被用于处理两种一般种类的数据——图形数据和普通数据。处理图形的例子包括在屏幕上显示图象，而处理普通数据而非图形的例子包括处理财务数据、文字文档处理等。与处理图形相关联的存储器模块包括数据遮罩(DM)DIMM(DM-DIMM)。DM-DIMM被专门设计为改善DM-DIMM内动态随机存取存储器(DRAM)的存储器使用。这种DM-DIMM具有专门的脚位(pin-out)接口可以只接口连接存储器控制器，该存储器控制器被特别设计来与DM-DIMM接口连接。定制的存储器控制器只与DM-DIMM接口连接的一个原因是处理图形时提供对DM-DIMM的DRAM的快速读写操作。对DM-DIMM的DRAM的快速读写操作通过具有与DM-DIMM的每个DRAM的数据通道(或者总线)相关联的单独DM比特信号来实现。DM比特信号的一个目的是遮罩相关联的数据通道来避免对与所述DM比特信号相关联的DRAM不必要的写操作。例如，如果图像的细小或者视觉上微小的部分要被更新为新数据而图像的剩余部分保持不变，那么最终的新图像不需要被计算和在DM-DIMM中重新存储。在这种情况下，DRAM的DM比特信号被断言为停止对DRAM中图像数据的任何更新。这样的数据遮罩比特信号节省了DRAM上密集的读写操作，因为最终的图像不需要因为细小或者视觉上微小的更新而改变。相反，用于读和存储普通数据而非图形的存储器模块不能因为细小或者视觉上微小的改变而被遮罩掉。例如，如果财务数据的电子表格中只有一个数字改变，这样的数字不能被遮罩掉，因为它刚好是电子表格中整个财务数据的一小百分比。因为一个数字的改变而遮罩整个财务数据可能导致不正确的基于被遮罩的财务数据的财务分析。这种存储器模块可以包括通过纠错码(ECC)进行纠错的能力。所述ECC可以用于擦洗(scrub)DIMM的DRAM中的任何错误数据，以使得DIMM中的数据就总是正确的。这种存储器模块被称为ECC-DIMM并且具有专门脚位接口来与被称为ECC存储器控制器的特定存储器控制器接口连接。随着计算机的构造/结构正变得紧凑，计算机母板上单独的存储器控制器与不同/异构类型的DIMM的接口连接造成更大的母板尺寸区域。异构DIMM的例子包括DM-DIMM、ECC-DIMM等。此外，计算机的用户不能将计算机的存储器控制器与不同/异构DIMM接口连接，因为存储器控制器具有专门的脚位接口和逻辑(硬件和/或软件)来仅与一种DIMM而不是异构DIMM接口连接。将DM-DIMM与仅为ECC-DIMM设计的控制器插在一起或者反过来，可能由于例如由DM-DIMM和ECC-DIMM的电源/接地管脚的不同管脚接口引起的电源/接地信号短路而导致严重的系统故障。附图说明本专利技术的实施例将通过下面给出的详细描述以及本专利技术各个实施例的附图而得到更全面的理解，但是其不应视为将本专利技术限制到具体实施例，而应仅用于解释和理解。图1说明了根据本专利技术的一个实施例、存储器控制器与异构双列直插式存储器模块(DIMM)接口连接的高级系统架构。图2是根据本专利技术的一个实施例的可操作来与异构DIMM接口连接的存储器控制器。图3A说明了根据本专利技术的一个实施例、用于与数据遮罩(DM)DIMM(DM-DIMM)接口连接的存储器控制器。图3B说明了根据本专利技术的一个实施例、用于与纠错码(ECC)DIMM(ECC-DIMM)接口连接的存储器控制器。图3C是根据本专利技术的一个实施例的、存储器控制器与DM-DIMM或者ECC-DIMM接口连接而产生的连接器脚位映射。图3D是根据本专利技术的一个实施例的、存储器控制器与DM-DIMM或者ECC-DIMM接口连接产生的连接器脚位映射。图4A说明了根据本专利技术的另一个实施例、用于将存储器控制器与异构DIMM接口连接的高级流程图。图4B说明了根据本专利技术的一个实施例、用于确定异构DIMM的标识以将存储器控制器与该异构DIMM接口连接的流程图。图4C说明了根据本专利技术的一个实施例、用于将信号映射到存储器控制器的输入-输出(I/O)收发机以与异构DIMM接口连接的流程图。图5说明了根据本专利技术的一个实施例的具有机器可读介质的系统，在所述介质上存储有用于将存储器控制器与异构DIMM接口连接的计算机可执行指令。具体实施方式本专利技术的实施例涉及用于将处理器与异构双列直插式存储器模块(DIMM)接口连接的方法和装置。为了说明本专利技术，本专利技术的实施例讨论两种类型的DIMM，它们被称作异构DIMM。如
技术介绍
部分提到的，第一种类型DIMM是数据遮罩(DM)DIMM(DM-DIMM)，而第二种类型DIMM是纠错码(ECC)DIMM(ECC-DIMM)。本专利技术的实施例不限于这两种类型DIMM。其他类型的DIMM也可用来与处理器接口连接而不会改变本专利技术实施例的工作原理。在下面的描述中，讨论了大量细节以提供对本专利技术的实施例的更透彻的解释。但是，对本领域技术人员显而易见的是，可以在没有这些特定细节的情况下实践本专利技术的实施例。在其他例子中，公知的结构和设备以框图形式而非详细地示出，以免模糊本专利技术的实施例。注意，在实施例相应的附图中信号用线表示。一些线可能粗一些，用于指示有更多组成信号的路径，和/或在一个或者多个末端具有箭头，用于指示主要信息流动方向。这种指示并不意图是限制性的。相反，这些线与一个或多个示例性实施例结合使用以便于更容易理解电路或者逻辑单元。按照设计需要或者偏好的指示，任何表示出的信号可能实际上包括一个或者多个信号，它们可以在任一方向上传输，其中任一信号可以用任何合适类型的信号方案(例如，差分对、单端等)来实现。图1说明了根据本专利技术的一个实施例、存储器控制器101(也被称为处理器或者设备)与异构DIMM102接口连接的高级系统架构100。在一个实施例中，存储器控制器101可操作来通过互连107与异构DIMM102接口连接和通信。在一个实施例中，在通过串行存在检测(SPD)标识106确定了异构DIMM102的标识后，存储器控制器101可操作来与异构DIMM102接口连接和通信。在一个实施例中，SPD标识106包括表示异构DIMM102是具有一个或多个DRAM单元105的DM-DIMM的标识。在另一个实施例中，SPD标识106包括表示异构DIMM102是具有一个或多个DRAM单元105和ECCDRAM单元(未示出)的ECC-DIMM的标识，所述ECCDRAM单元用于针对DRAM比特中的错误来擦洗DRAM单元105。在其他实施例中，SPD标识106包括表示异构DIMM102是不同于DM-DIMM和ECC-DIMM的DIMM。在一个实施例中，存储器控制器101包括一个或多个逻辑单元103(硬件和/或软件)，用于通过连接器104与异构DIMM102接口连接。在一个实施例中，连接器104单独位于母板上而不是被集成在图1所示的存储器控制器101中。在其他实施例中，连接器104功能性地全部被集成在存储器控制器101中。在一个实施例中，一个或多个逻辑单元103本文档来自技高网...

【技术保护点】
１．一种方法，包括：确定具有数据通道的数据直插式存储器模块（ＤＩＭＭ）的标识；基于所述ＤＩＭＭ的所述标识的确定来映射所述数据通道；响应于所述数据通道的所述映射来训练输入－输出（Ｉ／Ｏ）收发机；以及在训练所述Ｉ／Ｏ收发机后，向或者从所述ＤＩＭＭ传送数据。

【技术特征摘要】
2010.04.02 US 12/753,3551.一种用于控制双列直插式存储器模块的方法，包括：确定具有数据通道的双列直插式存储器模块(DIMM)的标识，其中，所述DIMM的标识指示所述DIMM是否是数据遮罩(DM)DIMM(DM-DIMM)或者是纠错码(ECC)DIMM(ECC-DIMM)，其中，DM-DIMM包括用于与所述数据通道相关联的DM比特的接口；并且ECC-DIMM包括用于ECC比特的接口，其中所述DM-DIMM的接口与所述ECC-DIMM的接口彼此不同；基于所述DIMM的所述标识的确定来映射所述数据通道；响应于所述数据通道的所述映射来通过以下操作训练输入-输出(I/O)收发机：将选通信号与对应数据通道上的信号的中心对齐；以及通过调整所述I/O收发机的驱动强度，为所述对应数据通道上的每个所述信号调整眼宽和眼高；以及在训练所述I/O收发机后，向或者从所述DIMM传送数据，其中基于所述DIMM的所述标识的确定来映射所述数据通道包括：通过与所述DIMM耦合的控制器对所述数据通道进行多路复用；如果所述DIMM的所述标识是所述DM-DIMM，则将所述数据通道中的DM比特分配到所述DIMM的每个动态随机存取存储器(DRAM)；以及如果所述DIMM的所述标识是所述ECC-DIMM，则分配用于ECC的所述数据通道的一子集。2.如权利要求1所述的方法，其中分配所述DM比特包括将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道。3.如权利要求1所述的方法，其中分配所述DM比特包括：通过放置数据选通信号来锁存数据通道的相关联信号，将所述数据选通信号与数据通道的所述相关联信号对齐；将所述DM比特分配到为用于ECC的所述数据通道的所述子集保留的比特通道，所分配的DM比特对应于所述DM-DIMM的每一个DRAM；以及通过相对于数据通道的所述相关联信号中的数据信号调整所分配的DM比特的DM比特信号的延迟，将所述DM比特信号与数据通道的所述相关联信号对齐。4.如权利要求1所述的方法，其中分配用于ECC的所述数据通道的所述子集包括将所述数据通道的所述子集分配到所述DIMM的ECCDRAM单元。5.如权利要求1所述的方法，其中所述DIMM是小型(SO)DIMM。6.如权利要求1所述的方法，其中确定所述DIMM的所述标识包括从所述DIMM中读取串行存在检测(SPD)标识。7.一种用于控制双列直插式存储器模块的装置，包括：输入-输出(I/O)收发机，其可操作来通过数据通道向双列直插式存储器模块(DIMM)发送数据和从中接收数据；可操作来确定所述DIMM的标识的逻辑单元，其中，所述DIMM的标识指示所述DIMM是否是数据遮罩(DM)DIMM(DM-DIMM)或者是纠错码(ECC)DIMM(ECC-DIMM)，...

【专利技术属性】
技术研发人员：G·韦吉斯，K·S·贝恩斯，J·萨蒙，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US