适于数字通信终端底层协议栈的数据采集与仿真系统技术方案

本发明专利技术涉及一种适于数字通信终端底层协议栈的数据采集与仿真系统。该系统包括DSP、数据采集系统和计算机仿真系统，数据采集系统包括FPGA和USB接口芯片以及与之对应的存储器，计算机仿真系统包括计算机以及运行于计算机之上的数据接收程序模块和系统仿真程序模块，DSP分别通过地址总线、数据总线、片选、写使能连接到FPGA上，FPGA的采集输出端连接到USB接口芯片的数据输入端，USB接口芯片通过USB总线连接到计算机上。采用数据采集系统直接与DSP高速数据总线相连的方式，能够保证采集到的数据与底层协议栈输入数据完全一致。由于数据总线读写速率极高，耗时极短，因而不会对底层协议栈运行造成影响。该系统适于对底层协议栈进行开发、调试，从而达到追踪、再现问题，查找程序缺陷的目的。

【技术实现步骤摘要】

本专利技术涉及数字通信终端的数据采集与处理系统，特别涉及一种适于数字通信终端底层协议栈的数据采集与仿真系统。
技术介绍
随着软件无线电思想与技术的发展，现代数字通信系统中越来越多的使用通用数字信号处理器(DSP)结合高速模/数(A/D)、数/模(D/A)转换器来进行通信体系模型中物理层(信号的调制、解调)和媒体接入层(信道编、解码)的部分数据处理工作。近年来，数字信号处理理论发展迅猛，数字信号处理器工作频率及处理能力不断提高，数字通信系统中越来越多的工作能够通过DSP来完成，因而DSP本身的程序结构也越来越复杂。由于通信信号(尤其是无线通信)本身具有很强的实时性、随机性特点，造成DSP的输入数据缺乏规律性，一闪即逝，从而导致相应的处理程序出现了问题不好复现，而且问题难于追踪、捕捉，这就给DSP的程序设计与调试带来了较大困难。 常见的嵌入式系统调试手段有JTAG仿真器调试、串口输出、通用输入输出端口(GPIO)输出等几种。 JTAG仿真器可以连接硬件电路，通过JTAG协议直接访问芯片内部寄存器，从而达到在线仿真的目的，可以设置断点调试程序。但是由于底层协议栈所处理的通信信号有很强的实时性和随机性，程序一旦出现异常，使用JTAG仿真器不具备实时调试能力，无法捕捉连续的信息，无法分析异常的前因后果，因而这种方式不适于底层协议栈调试。 串口输出是嵌入式系统远程调试最常用的一种方法，主要是因为串口是一种比较常用的通信端口，协议简单，大多数设备都支持，另外在计算机上处理串口数据也很容易。调试时，在目标程序中添加一些调试信息从串口输出，在计算机上通过接收到的串口数据可以比较容易的分析目标程序的流程。但这种方法一个致命的弱点就是串口速率很低，最高只能达到115200bit/s。而对于底层通信协议栈来说，从信道接收到的数据一般都有较高的数据率，一般都达到几Mbit/s甚至更高，如果需要跟踪每个数据的处理流程，那么串口速率显然是不够用的。 GPIO是另一种比较常见的嵌入式程序调试方法，程序通过设置几个GPIO引脚的状态，来表示某种流程或者结果，通过示波器来观察GPIO的信号变化情况，从而得到程序的运行状态。由于GPIO变化速率很快，因而这种方式能够跟踪高速信号，但其弱点是GPIO只能以电平的高低来表示两种状态，即使使用多个GPIO端口也只能表示有限的状态。一些算法的实现程序，调试时需要知道某一步计算结果的具体数值，这时候GPIO调试方式就无能为力了。 常见的数据采集系统一般通过A/D转换器直接采集模拟信号。整个通信系统中有多个数据采集切入点可选，可以对中频信号直接采样，也可以对基带信号采样，但这种采集方式，采集系统需要直接连接到终端模拟信号通路上，很可能由于匹配等原因造成原信号的失真，直接影响底层协议栈解调部分的正常运行。同时由于A/D转换器本身的差异，也不能保证采集系统采集到的数据与DSP的输入数据完全一致，那么就不能保证对底层协议栈运行状况再现时得到完全一致的数据流程。因而这种采集系统也不适合底层通信协议栈的调试。
技术实现思路
鉴于上述技术现状，本专利技术的目的是采用高速的数据采集系统，来收集底层协议栈的运行信息，之后根据收集到的信息，在计算机上进行分析，以再现当时底层协议栈的运行状况，方便查找问题。由此设计了适于数字通信终端底层协议栈的数据采集与仿真系统。 本专利技术为实现上述目的所采取的技术方案是一种适于数字通信终端底层协议栈的数据采集与仿真系统，其特征在于包括数字信号处理器、数据采集系统和计算机仿真系统，数据采集系统包括FPGA和USB接口芯片以及与之对应的FPGA程序存储器和USB接口芯片程序存储器，计算机仿真系统包括计算机以及运行于计算机之上的数据接收程序模块和系统仿真程序模块，所述的数字信号处理器分别通过地址总线、数据总线连接到数据采集系统内的FPGA上，FPGA的采集输出端连接到USB接口芯片的数据输入端口及写使能上，USB接口芯片通过USB总线连接到计算机仿真系统的计算机上，计算机上运行的数据接收程序模块与系统仿真程序模块连接。 本专利技术所产生的有益效果是采用数据采集系统直接与数字信号处理器高速数据总线相连的方式，数字信号处理器将自身的输入数据以及其它相关运行状态通过数据总线发送至数据采集系统，能够保证采集到的数据与底层协议栈输入数据完全一致。由于数据总线读写速率极高，耗时极短，因而不会对底层协议栈运行造成影响。该系统适合于对底层协议栈进行开发、调试，从而能够达到追踪、再现问题，查找程序缺陷的目的。 附图说明 图1是本专利技术连接原理示意图并作为摘要附图； 图2是本专利技术工作程序流程图； 图3是本专利技术的FPGA格式转换时序图； 其中图a是DSP EMIFS总线输出时序图；图b是CY7C68013A GPIF输入时序图； 图4是本专利技术系统仿真程序流程图； 图5是本专利技术数据接收程序模块中的数据解析程序流程图。 具体实施例方式 以下结合附图对本专利技术作进一步说明。 为了满足高速采集的需要，数据采集系统可以采用PCI总线、USB总线等方式与计算机相连。采用PCI总线方式的采集卡应用比较广泛，也有很多优势。但是它需要将采集卡安装在计算机机箱内，受机箱内部复杂的电磁波干扰比较厉害，对于无线通信系统来说很可能会影响其正常工作。另一方面，PCI板卡安装和拆卸不方便，不利于对移动终端进行现场数据采集。USB总线方式具有即插即用、连接简便的特点，正好可以克服上述PCI总线的缺点，只是传输速率略低，理论上能够达到480Mbit/s，但这对于大多数应用来说已经足够，因而USB总线是数据采集卡与计算机比较理想的接口。 如图1所示，本系统包括数字信号处理器(DSP)、数据采集系统和计算机仿真系统，数据采集系统包括现场可编程门阵列(FPGA)和USB接口芯片以及与之对应的FPGA程序存储器和USB接口芯片程序存储器，计算机仿真系统包括计算机以及运行于计算机之上的数据接收程序模块和系统仿真程序模块，DSP分别通过地址总线、数据总线、片选、写使能连接到数据采集系统内的FPGA上，FPGA的采集输出端连接到USB接口芯片的数据输入端口及写使能上，USB接口芯片通过USB总线连接到计算机仿真系统的计算机上，计算机上运行的数据接收程序模块与系统仿真程序模块连接。 DSP输出数据格式与USB接口芯片输入数据格式不匹配，DSP输出数据不能直接通过USB接口芯片传输到计算机上，需要对其进行时序、逻辑转换，因而采用FPGA作为中间接口芯片，实现二者的数据匹配。 DSP的地址总线与数据总线连接到数据采集系统中的FPGA上，选择一组空闲的外部总线地址空间作为采集输出，将对应的片选(CS)与写使能(WE)连接到数据采集系统上。数据采集系统内部包含FPGA与USB接口芯片，以及与之对应的程序存储器。系统上电时，FPGA及USB程序存储器将内部存储的程序上载到对应的芯片中。FPGA与目标终端的DSP输出总线相连，另一端与USB接口芯片的数据输入端口相连。USB接口芯片通过USB总线连接到计算机上，计算机仿真系统中的数据接收模块通过USB总线接收数据，并将接收到的数据解析、存储成仿真数据文件，作为系统仿真模块的输入。 如图2所本文档来自技高网...

【技术保护点】
一种适于数字通信终端底层协议栈的数据采集与仿真系统，其特征在于：包括数字信号处理器、数据采集系统和计算机仿真系统，数据采集系统包括ＦＰＧＡ和ＵＳＢ接口芯片以及与之对应的ＦＰＧＡ程序存储器和ＵＳＢ接口芯片程序存储器，计算机仿真系统包括计算机以及运行于计算机之上的数据接收程序模块和系统仿真程序模块，所述的数字信号处理器分别通过地址总线、数据总线、片选、写使能连接到数据采集系统内的ＦＰＧＡ上，ＦＰＧＡ的采集输出端连接到ＵＳＢ接口芯片的数据输入端口及写使能上，ＵＳＢ接口芯片通过ＵＳＢ总线连接到计算机仿真系统的计算机上，计算机上运行的数据接收程序模块与系统仿真程序模块连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄建尧，肖文雄，王长嵩，吴华荣，侯运林，
申请(专利权)人：天津七一二通信广播有限公司，
类型：发明
国别省市：12