集成电路三维存储器阵列及制造方法技术

本发明专利技术公开了一种集成电路三维存储器阵列及制造方法，涉及基于导体柱阵列及多个图案化导体平面的三维存储器元件及其制造方法，多个图案化导体平面包括邻接左侧及右侧界面区的导体柱的左侧及右侧导体。左侧及右侧界面区中的存储器构件包括一个可编程构件及一个整流器。可使用二维译码来选择导体柱，且使用在第三维上的译码，结合左及右侧的选择，来选择多个平面中的左侧及右侧导体。

【技术实现步骤摘要】

本专利技术是有关于一种高密度存储器元件，且特别是有关于一种存储器元件，其中排列存储单元的多个平面以提供三维3D阵列。
技术介绍
随着集成电路中元件的关键尺寸缩小至一般存储单元技术的极限，设计者已留意用于叠层存储单元的多个平面的技术，以达到较大的储存容量及达到每位较低的成本。举例来说，Johnson等人在2003年11月的IEEE固态电路期刊第38卷第11期的“512-Mb PROM With a Three-DimensionalArray of Diode/Anti-fuse Memory Cells", B^JIfflT 反熔丝存储器的交点(cross-point)阵列技术。在Johnson等人描述的设计中，提供多层的字线及位线，及位于交点的存储器构件。存储器构件包括连接至字线的P+多晶硅阳极， 及连接至位线的η-多晶硅阴极，阳极及阴极通过反熔丝材料分开。在Johnson等人描述的工艺中，每一存储层存在多个关键光刻步骤。因此，需要制造元件的关键光刻步骤的数目随着实行的层的数目而倍增。关键光刻步骤是昂贵的，因此希望在制造集成电路中最小化关键光刻步骤。因而，虽然使用3D阵列达到较高本文档来自技高网...

【技术保护点】
１．一种存储器元件，其特征在于，包括：存取元件阵列；多个图案化导体层，互相分开且通过绝缘层与所述存取元件阵列分开，所述多个图案化导体层包括左侧及右侧导体；导体柱阵列，延伸穿过所述多个图案化导体层，所述阵列中的所述导体柱接触所述存取元件阵列中对应的存取元件，且定义所述导电柱与邻接所述多个图案化导体层中对应的图案化导体层中左侧及右侧导体之间的左侧及右侧界面区；以及存储器构件，在所述左侧及右侧的界面区中，每一所述存储器构件包括可编程构件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71