等离子体处理装置及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种等离子体处理装置及半导体装置的制造方法，该装置能够防止在半导体晶圆等基板与下部电极的基材之间或者与下部电极的基材周边的构造物之间发生放电、能够谋求提高成品率、提高生产率。该装置包括处理室、下部电极、上部电极以及用于支承被处理基板的多个升降销，升降销包括销主体部和设于该销主体部的顶部且外径大于上述销主体部的外径的盖部，下部电极具有：销主体收容部，其具有比盖部的外径小的内径，用于收容销主体部；盖收容部，其设于该销主体收容部的上部，用于收容盖部，下部电极具有用于在内部配设升降销的升降销用通孔，在使升降销下降的状态下，成为盖部收容于盖收容部内、销主体收容部的上部被盖部闭塞的状态。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
以往，在半导体装置的制造工序中，使用对配置于处理室内的载置台上的基板 (例如，半导体晶圆)进行各种处理、例如蚀刻、成膜处理的装置。而且，已知有采用如下结构的技术，即，在将基板载置于处理室内的载置台上时，以及自载置台搬出基板时，利用自载置台突出的能够上下移动的多个升降销(lifter pin)来支承基板(例如，参照专利文献 1)。此外，还已知有将处理室内的载置台用作下部电极，在载置台和与该载置台相对地配置的上部电极之间施加高频电力来产生等离子体的电容耦合型等离子体处理装置。专利文献1 日本特开2003-293138号公报在电容耦合型等离子体处理装置中，在暴露于等离子体的半导体晶圆等中产生最大为2000V左右的负偏置电压。另一方面，由于静电吸盘(electrostatic chuck)的电极被施加有2000 2500V左右的正电压，因此在静电吸盘的电极与构成载置台(下部电极) 的由导电性金属构成的基材之间产生极化电荷。此时的极化电位由与下部电极的基材相连接的高频施加电路分压，因此该极化电位取决于高频施加电路常数和室电路常数，最大为 2000V左右的正电位。因此，在半导体晶圆和下部电极的基材之间最大可产生4000V左右的电位差，有时在半导体晶圆与下部电极的基材之间或者半导体晶圆与下部电极的基材周边的构造物之间发生放电(电弧放电arcing)，形成在半导体晶圆上的半导体芯片遭受损伤。于是，存在如下问题在形成在半导体晶圆上的半导体芯片遭受损伤时，产品的成品率降低，生产率降低。若将半导体晶圆与下部电极的基材之间的耐电压提高、例如提高至5000V左右， 则能够防止上述那样的放电。但是，在下部电极中例如设有供用于支承半导体晶圆的升降销配置的通孔、用于向半导体晶圆的背面和静电吸盘的表面之间供给导热用的氦气等的气体供给孔等，不容易提高半导体晶圆与下部电极的基材之间的耐电压。特别是用于配置升降销的通孔，冷却用氦气等进入其内部而压力发生变动，成为基于帕邢定律的放电容易发生的状态。
技术实现思路
本专利技术是应对上述以往的情况而做出的，其目的在于提供一种能够防止在半导体晶圆等基板与下部电极的基材之间或者在半导体晶圆等基板与下部电极的基材周边的构造物之间发生放电、能够谋求提高成品率、提高生产率的。本专利技术的等离子体处理装置的一技术方案包括处理室；下部电极，其设于上述处理室内，具有用于施加高频电力的由导电性金属构成的基材，该下部电极兼作为用于载置被处理基板的载置台；上部电极，其设于上述处理室内，与上述下部电极相对地配置；多个升降销，其在上述下部电极的上表面出没自如，用于将上述被处理基板支承在该下部电极上，其特征在于，上述升降销包括销主体部和设于该销主体部的顶部且外径大于上述销主体部的外径的盖部，上述下部电极具有销主体收容部和盖收容部，该销主体收容部具有比上述盖部的外径小的内径，用于收容上述销主体部，该盖收容部设于该销主体收容部的上部，用于收容上述盖部，上述下部电极具有用于在内部配设上述升降销的升降销用通孔， 在使上述升降销下降的状态下，成为上述盖部收容于上述盖收容部内、上述销主体收容部的上部被上述盖部闭塞的状态。本专利技术的半导体装置的制造方法的一技术方案使用等离子体处理装置对被处理基板进行等离子体处理来制造半导体装置，该等离子体处理装置包括处理室；下部电极， 其设于上述处理室内，具有用于施加高频电力的由导电性金属构成的基材，该下部电极兼作为用于载置上述被处理基板的载置台；上部电极，其设于上述处理室内，与上述下部电极相对地配置；多个升降销，其在上述下部电极的上表面出没自如，用于将上述被处理基板支承在该下部电极上，其特征在于，该半导体装置的制造方法使用上述升降销并且使用下部电极，上述升降销包括销主体部和设于该销主体部的顶部且外径大于上述销主体部的外径的盖部，上述下部电极具有销主体收容部和盖收容部，该销主体收容部具有比上述盖部的外径小的内径，用于收容上述销主体部，该盖收容部设于该销主体收容部的上部，用于收容上述盖部，上述下部电极具有用于在内部配设上述升降销的升降销用通孔，在该方法中，使上述升降销下降，成为上述盖部收容于上述盖收容部内、上述销主体收容部的上部被上述盖部闭塞的状态下进行等离子体处理。采用本专利技术，能够提供一种能够防止在半导体晶圆等基板与下部电极的基材之间或者在半导体晶圆等基板与下部电极的基材周边的构造物之间发生放电、能够谋求提高成品率、提高生产率的。附图说明图1是示意性地表示本专利技术的实施方式的等离子体蚀刻装置的概略结构的图。图2的(a) (b)是示意性地表示图1中的等离子体蚀刻装置的主要部分的结构的图。图3的(a) (b)是示意性地表示第2实施方式的主要部分的结构的图。图4的(a) (b)是示意性地表示第3实施方式的主要部分的结构的图。图5是示意性地表示以往例的主要部分的结构的图。具体实施例方式下面，参照附图说明本专利技术的实施方式。图1表示作为本实施方式的等离子体 处理装置的等离子体蚀刻装置的结构。等离子体蚀刻装置具有气密地构成且为电接地电位的处理室1。该处理室1呈圆筒状，例如由铝等构成。在处理室1内设有用于水平支承作为被处理基板的半导体晶圆W 的载置台2。载置台2的基材2a由导电性的金属、例如铝等构成，载置台2具有作为下部电极的功能。该载置台2隔着绝缘板3支承于导体的支承台4上。另外，在载置台2的上方外周设有例如由单晶硅形成的聚焦环(focus ring)50并且，以围绕载置台2及支承台4 的周围的方式设有例如由石英等构成的圆筒状的内壁构件3a。载置台2的基材2a经由第1匹配器Ila与第IRF电源IOa相连接，并且，载置台2 的基材2a还经由第2匹配器lib与第2RF电源IOb相连接。第IRF电源IOa用于产生等离子体，自该第IRF电源IOa向载置台2的基材2a供给规定频率(27MHz以上，例如40MHz) 的高频电力。第2RF电源IOb用于吸引离子(用于产生偏压)，自该第2RF电源IOb向载置台2的基材2a供给低于第IRF电源IOa的频率的规定频率(13. 56MHz以下，例如3. 2MHz) 的高频电力。另一方面，在载置台2的上方，以与载置台2平行且相对的方式设有具有作为上部电极的功能的簇射头16，簇射头16和载置台2作为一对电极(上部电极和下部电极) 而发挥作用。在载置台2的上表面设有用于 静电吸附半导体晶圆W的静电吸盘6。该静电吸盘 6以电极6a介于绝缘体6b之间的方式构成，电极6a与直流电源12相连接。并且，通过由直流电源12向电极6a施加直流电压，而利用库仑力来吸附半导体晶圆W。在支承台4的内部形成有制冷剂流路4a，制冷剂流路4a与制冷剂入口配管4b、制冷剂出口配管4c相连接。并且，通过使适当的制冷剂、例如冷却水等在制冷剂流路4a中循环，能够将支承台4和载置台2控制在规定的温度。另外，以贯穿载置台2等的方式设有背面气体供给配管30，该背面气体供给配管30用于向半导体晶圆W的背面侧供给氦气等冷热传递用气体(背面气体)，该背面气体供给配管30与未图示的背面气体供给源相连接。采用上述结构，能够将被静电吸盘6吸附保持于载置台2的上表面的半导体晶圆W控制在规定的温度。如图2所示，在载置台2上设有本文档来自技高网...

【技术保护点】
１．一种等离子体处理装置，其包括：处理室；下部电极，其设于上述处理室内，具有用于施加高频电力的由导电性金属构成的基材，该下部电极兼作为用于载置被处理基板的载置台；上部电极，其设于上述处理室内，与上述下部电极相对地配置；多个升降销，其在上述下部电极的上表面出没自如，用于将上述被处理基板支承在该下部电极上，该等离子体处理装置的特征在于，上述升降销包括销主体部和设于该销主体部的顶部且外径大于上述销主体部的外径的盖部，上述下部电极具有销主体收容部和盖收容部，该销主体收容部具有比上述盖部的外径小的内径，用于收容上述销主体部，该盖收容部设于该销主体收容部的上部，用于收容上述盖部，上述下部电极具有用于在内部配设上述升降销的升降销用通孔，在使上述升降销下降的状态下，成为上述盖部收容于上述盖收容部内、上述销主体收容部的上部被上述盖部闭塞的状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山本高志，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP