一种开关电源集成电路的数字控制软启动电路制造技术

本实用新型专利技术提出了一种开关电源集成电路的数字控制软启动电路，它涉及到集成电路中开关电源软启动电路，本实用新型专利技术提供的软启动电路是一种体积小、成本低的软启动电路，用于依据一外部时钟信号和一基准电压信号产生一第一电压信号，其包括：一计数器，依据一外部时钟信号产生一控制信号；一反相器，依据一控制信号产生一驱动信号；一开关单元，依据一驱动信号实现短路和开路；一电阻器，依据一开关单元的短路和开路结合一基准电压发生器产生一第一电压信号。本实用新型专利技术提供的开关电源软启动电路能驱使第一电压信号的电压随外部时钟信号缓慢上升，从而避免了在开关电源在启动过程中出现的尖峰电流。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于集成电路(IC)技术，涉及一种开关电源集成电路(IC)的数字控 制软启动电路。
技术介绍
开关电源以体积小、性能好和使用方便等特点，在通信、网络、工业控制和消费电 子领域得到了广泛的应用。如今，开关电源技术已经广泛应用于大功率发光二极管(LED) 驱动领域。众所周知，开关电源的控制模式可以分为电压控制模式和电流控制模式，相对电 压模式而言，电流模式有动态响应快、调节性好的优点。无论哪种控制模式，在开关电源系 统的启动过程中都有较大的浪涌电流。当芯片电源开启完成后，反馈的阈值达到额定值。开 关电源的启动工作情况可以分为两种情况1.开关电源以最大占空比工作，直到输出电流 (压)达到额定电流(压)；2.开关电源的开关管一直导通，直到输出电流(压)达到额定 电流(压)。对于第二种方法会使负载的电流(压)从0变到额定电流(压)。这样上电 时负载的电流(压)变化量ΔΙ(ν)很大，通常情况下，负载对纹波电流(压)是有要求的， 这样很容易会对负载造成不工作或者损坏。而且两种方法开关电源开启时的输入电流都很 大，会产生过大的浪涌电流，对供电电网造成污染，同时影响电源系统寿命。为了避免这种 情况，所以要在开关电源中加入软启动功能。在目前应用的开关电源控制芯片中，应用的软启动电路有以下几种采用恒流源 对电容充电，利用电容充电电压指数上升的特性使电源输出指数上升，实现软启动，这样需 要电容，且其电容值较大，不易集成到芯片内部。采用微控制器或现场可编程门阵列(FPGA) 实现电源的数字控制，这种方法可以实现不同的软启动需要，达到很好的软启动效果，但是 需要额外的时钟电路和供电电路，大多数微控制器和FPGA为复杂数字电路，成本偏高，一 般用于高端复杂电源领域。
技术实现思路
本技术的目的是为了提出一种可以减小开关电源的体积，降低制造成本，能 广泛应用于电源领域的软启动电路。特提供一种开关电源IC的数字控制软启动电路，该电路用于依据一外部时钟信 号0ΧΚ)和一基准电压信号(Vref)产生一第一电压信号(Vsoft)，其包括一计数器，依据 一外部时钟信号产生一控制信号，依据一外部清零信号，在软启动电路工作前实现计数器 清零，在上电后，计数器首先清零，然后根据时钟的个数输出不同的控制信号；一反相器，依 据一控制信号产生一驱动信号，实现对控制信号的取反，满足软启动电路的逻辑要求；一开 关单元，依据一驱动信号实现短路和开路，从而将与其并联的电阻器短接到地与否，调节电 阻器的分压比例，实现对第一电压信号的控制；一电阻器，多个电阻串联，一端接地，另一端 接基准电压信号。该电路依据时钟信号驱使第一电压信号的电压缓慢上升。有效减小开关 电源在上电启动过程中的尖峰电流。由此可见，本技术软启动电路在开关电源上电后，根据外部时钟信号，控制与 电阻器连接的开关单元，使软启动电路输出第一电压信号的电压缓慢上升，从而避免了在 开关电源启动过程中的尖峰电流。而且本技术结构简单，使用方便，可以广泛用于各电 源领域的软启动电路。附图说明图1为采用了本技术软启动电路的电源控制芯片的BUCK拓扑图；图2为本技术软启动电路的结构示意图；图3为图2中计数器的一种结构示意图；图4为图2中反相器、开关单元和电阻器的结构示意图；图5为本技术软启动电路在软启动过程中的第一电压信号(Vsoft)的变化示 意图；图6为本技术软启动电路在软启动过程中开关功率管电流变化示意图。具体实施方式通过以下结合附图进一步说明本技术的原理特征。如图2所示，本技术软启动电路200用于依据一外部时钟信号(CLK)和一基 准电压信号(Vref)产生一第一电压信号(Vsoft)，其包括一计数器，一反相器、一开关单 元以及一电阻器。在本实施例中，计数器用于依据外部时钟信号(CLK)产生不同的控制信 号，依据外部清零信号(CLR)实现计数器清零。反相器用于对控制信号的取反，产生的驱动 信号控制开关单元的开启和关闭，从而调节电阻器的分压比例，实现第一电压信号(Vsoft) 随外部时钟信号缓慢变化。如图3所示，本技术软启动电路中的计数器300用于依据外部时钟信号(CLK) 产生不同的控制信号，依据外部清零信号(CLR)实现计数器清零。该模块有D触发器305 314，均为上升沿触发，二输入与门315 324，三输入与门302 304，三输入与非门301， 反相器325。D触发器314连接为分频器，其输出信号为输入时钟信号(CLK)的二分频，输 出接反相器325的输入端。二输入与门315 324的一端输入为反相器的输出端，另一端 输入为对应D触发器输出端口 Q非，其输出端接对应D触发器的输入时钟端，其用作是当D 触发器输出端口 Q为低电平时，输出端口 Q非为高电平，反相器325的输出信号可以通过二 输入与门传输到D触发器的输入时钟端，当D触发器输出端口 Q输出高电平时，输出端口 Q 非端输出低电平，反相器325的输出信号无法通过二输入与门传输到D触发器的输入时钟 端。三输入与门302 304，三输入与非门301的作用是当Dl D9均输出高电平时，D触 发器314—直处于清零状态，输出低电平时，计数器工作结束。该计数器工作过程为上电时，CLR信号有效使305 314清零，输出Q均为0信 号，Q非为1信号，313的输入端为其Q非为1信号。当CLK第一个上升沿到来时，314的输 出Q变为1，反相器325的输出变为0。当第二个时钟上升沿到来时，314的输出Q变为0， 反相器325的输出变为1，313的输入时钟信号变为1，313的输出Q变为1，并传递到312 的输入端上，313的输出Q非变为0，由于二输入与门的作用，非门输出信号无法传输到313 的时钟输入端，313的输出Q不再变化。当第三个时钟上升沿到来时，314的输出Q变为1，反相器325的输出变为0。当第四个时钟上升沿到来时，314的输出端Q变为0，反相器325 的输出变为1，312的输入时钟信号变为1，312的输出Q变为1，并传递到312的输入端上， 313的输出Q非变为0，由于二输入与门的作用，非门输出信号无法传输到313的时钟输入 端，313的输出Q不再变化。和上面同样的道理，每当两个时钟上升沿到来之后，使得下一 个D触发器锁存一个1信号输出。这个模式的顺序为从D触发器313到D触发器305。当 313 305的Q输出都为1后，Dl D9的与非结果为0，在和CLR信号相与后输入到314的 清零端，使得314的输出一直为0，计数器不在工作，此时软启动结束。如图4所示，本技术软启动电路中的反相器、开关单元和电阻器400用于依据 驱动信号和基准电压信号(Vref)产生一第一电压信号(Vsoft)。其包括反相器421 429， 开关单元为N型MOS晶体管412 420，电阻器401 411。反相器421 429的输入端分 别接计数器输出Dl D9，输出分别接开关单元的控制端。N型MOS晶体管412 420的漏 极分别接到电阻器403 411的上端，源极接地，基准电压信号(Vref)经电阻器401 411 串联到地。400的工作模式为当Dl D9触发器输出均为低电平时，通过反相器后使得N 型MOS晶体管41本文档来自技高网...

【技术保护点】
１．一种开关电源集成电路的数字控制软启动电路（２００），它用于依据一外部时钟信号（ＣＬＫ）和一基准电压信号（Ｖｒｅｆ）产生一第一电压信号（Ｖｓｏｆｔ），其特征在于该电路是由一计数器、一反相器、一开关单元和电阻器构成，其中计数器依据依据外部清零信号（ＣＬＲ）实现计数器的上电清零，依据一外部时钟信号（ＣＬＫ）产生一控制信号进入反相器，反相器实现对控制信号的取反，产生的驱动信号控制开关单元的开启和关闭，从而调节电阻器的分压比例，实现第一电压信号（Ｖｓｏｆｔ）随时钟信号缓慢上升，实现电路的软启动。

【技术特征摘要】
1.一种开关电源集成电路的数字控制软启动电路000)，它用于依据一外部时钟信号 (CLK)和一基准电压信号(Vref)产生一第一电压信号(Vsoft)，其特征在于该电路是由一 计数器、一反相器、一开关单元和电阻器构成，其中计数器依据依据外部清零信号(CLR)实 现计数器的上电清零，依据一外部时钟信号(CLK)产生一控制信号进入反相器，反相器实 现对控制信号的取反，产生的驱动信号控制开关单元的开启和关闭，从而调节电阻器的分 压比例，实现第一电压信号(Vsoft)随时钟信号缓慢上升，实现电路的软启动。2.根据权利要求1所述的一种开关电源集成电路的数字控制软启动电路，其特征在 于，计数器(300)模块用于依据一外部信号产生不同的控制信号，依据一个外部清零信号 实现计数器的清零，该模块包括有D触发器(305 314)，二输入与门(314 3M)，三输 入与门(302 304)，三输入与非门(301)和反相器(325)，D触发器连接分频器，其输出信 号为输入时钟信号的二分频，输出信号接反相器(325)的输入端，而输入与门(315 324) 一端输入为反相器的输入端，另一端输入对应D触发器输出端口 Q非，其输出端接对应D触 发器的输入时钟，用作当D触发器输出信号Q为低电平时，输出端口 Q非为高电平，反相器 (325)的输出信号可以通过二输入与...

【专利技术属性】
技术研发人员：宁宁，刘超，于臻，关允超，冯纯益，袁之光，
申请(专利权)人：电子科技大学，
类型：实用新型
国别省市：90