【技术实现步骤摘要】
本专利技术涉及一种在基板(《一 7板)上搭载半导体结构体的半导体装置及其制造 方法。
技术介绍
在日本特开2008-60298号公报中，作为IC芯片的封装方法，有所谓的WLP (Wafer Level Package)法和 EWLP (Embedded Wafer Level Package)法。WLP 法是对晶片状态的 半导体晶片进行树脂密封和端子形成之后，按芯片尺寸进行切分的方法(例如参考专利文 献1的图2 图10)。由此，可以制造与内置的IC芯片具有相同尺寸的小型封装。EffLP法是进一步地封装由WLP法制造的芯片，使该芯片成为嵌入衬底(日本语: 基板)的状态的方法(例如参考专利文献1的图11 图16)。具体而言，将通过WLP法而 实现了封装化的多个半导体芯片2排列在基板1上，在半导体芯片2的周围将格子状的半 硬化树脂片Ha重叠在基板1上，进一步地在该半硬化树脂片Ha和半导体芯片2上重叠 半硬化树脂片15a，并且通过加热、加压使这些半硬化树脂片14a、lfe硬化。之后，由激光在 半硬化树脂片1 硬化而成的绝缘层15上形成通孔16，通过半加成法(七S 7 f...
【技术保护点】
１．一种半导体装置，其特征在于，包含：半导体结构体，该半导体结构体具有半导体衬底和凸设在所述半导体衬底表面的外部连接用电极；搭载所述半导体结构体的基板；以及密封层，该密封层层叠在除了所述外部连接用电极以外的所述半导体衬底上、和包含所述半导体衬底侧面的所述基板上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：肋坂伸治，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。