具有互补钟控开关本体NMOS-PMOS伪元件的开关本体NMOS-PMOS开关制造技术

采样保持馈电开关，具有并联的PMOS分支和并联的NMOS分支，每个从输入节点延伸至与保持电容器连接的输出节点。每个PMOS分支具有与相匹配的PMOS伪FET连接的PMOS开关FET，以及每个NMOS分支具有与相匹配的NMOS伪FET连接的NMOS开关FET。采样时钟将PMOS开关FET接通和断开，同步反采样时钟产生PMOS伪FET的互补的on-off切换。同时，同步反采样时钟将NMOS开关FET接通和断开，以及采样时钟产生NMOS伪FET的互补的on-off切换。偏置序列电路以互补的方式偏置PMOS开关FET的本体和PMOS伪FET的本体，也以互补的方式偏置NMOS开关FET的本体和NMOS伪FET的本体。PMOS伪FET的on-off切换注入抵消了通过PMOS信号开关FET注入的电荷的电荷，以及注入抵消了通过PMOS信号开关FET注入的伪信号脉冲的伪信号脉冲。NMOS伪FET的on-off切换注入抵消了通过NMOS信号开关FET注入的电荷的电荷，以及注入抵消了通过NMOS信号开关FET注入的伪信号脉冲的伪信号脉冲。

【技术实现步骤摘要】

本专利技术的
一般涉及对时变电信号的瞬时值进行采样和保持的电路。
技术介绍
采样保持(“S/H”)电路(以下通常被称为“S/H电路”)具有信号输入端子、S/H 时钟输入端子、以及保持信号输出端子。S/H电路在信号输入端子接收具有一个或多个时变 属性(例如，幅度或相位)的电信号，并在S/H时钟输入端子接收采样时钟。响应于采样命 令事件(例如，S/H时钟的上升或下降沿之一)，S/H电路在保持信号输出端子获得然后保 持输入信号的采样。采样保持电路用于多种应用，例如，模数转换器(“ADC”)设备，通过对时变输入信 号进行采样，并向ADC的信号输入端子呈现保持值，以满足ADC比较器的设置和保持需求。 另一示例应用是在数模转换器(“DAC”)的输出端的“去伪信号器(de-glitcher)”，用于以 足以允许对输出伪信号进行调整的DAC时钟之后的时延对DAC输出进行采样。理想地，保持在S/H电路的保持信号输出端的采样是在精确的时间点、在空间中 的精确点存在的输入信号的精确值，其中“精确”意味着准确到无限精度。然而对于S/H电路相关领域的技术人员来说，长期以来的认识是，实际操作S/H电 本文档来自技高网...

【技术保护点】
１．一种采样／保持馈电开关，用于可切换地将接收输入信号的输入节点与输出节点连接和隔离，所述输出节点能够与用于保持输入信号的采样的采样电容器连接，所述采样／保持馈电开关包括：第一ＰＭＯＳ信号支路和第二ＰＭＯＳ信号支路，所述ＰＭＯＳ信号支路中的每一个从输入节点延伸至输出节点、并具有与相应的ＰＭＯＳ伪ＦＥＴ连接的ＰＭＯＳ开关ＦＥＴ，所述ＰＭＯＳ开关ＦＥＴ中的每一个和所述ＰＭＯＳ伪ＦＥＴ中的每一个具有各自的栅极和各自的本体；第一ＮＭＯＳ信号支路和第二ＮＭＯＳ信号支路，所述ＮＭＯＳ信号支路中的每一个从输入节点延伸至输出节点、并具有与相应的ＮＭＯＳ伪ＦＥＴ连接的ＮＭＯＳ开关ＦＥＴ，所述ＮＭＯＳ开关ＦＥＴ中...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴琼，凯文·马胡提，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL