【技术实现步骤摘要】
本专利技术属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域，具体涉及一种利用PN结放大带带隧穿电流的场效应晶体管——隧穿电流放大晶体管。
技术介绍
集成电路50多年来的发展可以以摩尔总结的规律来描述，而未来集成电路产业与系统发展的驱动力应当是降低功耗，即不以提高集成度为技术节点，而以提高性能/功耗比为标尺。当集成电路的功耗成为不可忽视的问题的时候，以低功耗设计为宗旨的绿色纳米器件便应允而生。传统M0SFET，因为受到热电势的限制，亚阈值斜率理论极限是60mV/ dec，而且随着器件尺寸的降低，阈值电压降低，器件的静态漏泄电流不可避免地恶化，引起静态功耗增加，因此已经不能满足以后低功耗设计的需要。TFETCTurmeling FET)通过栅电极控制沟道能带位置，利用带带隧穿为TFET提供导通电流。这种不同于MOSFET的载流子产生机制克服了源端载流子费米分布对亚阈值特性的限制，可以进一步降低器件亚阈值斜率，降低器件静态漏泄电流进而降低器件静态功耗。但是由于存在隧穿势垒，隧穿效率的低下始终是一个难以克服的难题。窄禁带半导体的应用虽然克服了隧穿电流大...
【技术保护点】
１．一种隧穿电流放大晶体管，其特征在于，包括半导体衬底、发射极、漏极、浮空隧穿基极以及控制栅，所述漏极、浮空隧穿基极以及控制栅构成一个ＴＦＥＴ结构，而发射极的掺杂类型与浮空隧穿基极相反。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。