一种高速响应无功控制器制造技术

一种高速响应无功控制器，用于电力系统无功补偿控制，属节能节电和电能质量控制技术领域。其特征是采集供电系统的电压、电流信息后，经多种比较器，把信息送给FPGA(或CPLD)功能模块进行运算和处理，最后LED显示相应的系统参数并经多路晶闸管输出，驱动无功补偿装置进行投切操作。其中比较单元包括过零比较器、峰值比较器、幅度比较器及锁相环；各比较器与FPGA功能模块连接；FPGA功能模块包括脉冲发生器、异或门、计数器、D触发器、余弦函数表、相位补偿器，以及LED驱动和D/A输出。本实用新型专利技术具有运行稳定可靠、抗干扰能力强，检测判断准确，能快速发出投切指令的特点。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种高速响应无功控制器，用于电力系统无功补偿控制，属节能节电和电能质量控制
二、技术背景终端用户对电网的补偿处理是节电和改善电能质量的重要途径。人们通过接入无功补偿装置、谐波治理装置等设备来实现这个目标，而无功控制器是这些设备的关键部件， 由它来检测电流、电压及其相位的变化，并发出指令，控制电容器或电抗器的投切。如所周知，在供用电系统中，有功功率、无功功率、视在功率具有如下的关系P = S COS φ Q = S sin口 S2 = P2+Q2 cos φ = P / S式中COS炉一功率因数，炉为功率因数角，相差角P—有功功率，KWQ--无功功率，KvarS—视在功率，KVA设U、I为电压电流有效值，则S = U-I而电压电流的瞬时值可表为U = ^Fiu smmt i = -JlI sin(dy/ - φ)从以上各式可知，电流与电压间相差一炉角，用电系统负载大多是感性负载，所以电压超前电流炉角。测出任意周波电压超前电流的时间，即可求出功率因数COOS炉。通过高速跟踪投切来补偿感性负载，使功率因数接近1，就需要一种高性能的无功补偿控制器。现有无功控制器技术通常由A/D转换器和单片机作为主件构成，这类控制器主要存在两个缺点第一，单片机抗干扰能力差、常有程序乱码、飞程序等弊端出现，造成测试失效、判断失误等问题。第二，投切速度慢，需要测量1-2个周期的电流、电压进行运算，发出投切指令，要比动态实时变化滞后60-80ms。特别对负荷波动频繁，负荷变动幅值较大，三相负荷严重不平衡的情况，例如点焊、电焊，自动调节等，对这类用电设备(即短时间的冲击负荷)需要补偿的时间，如果控制器响应速度慢，当它补上去时冲击性负荷已经退下来了， 就造成先为欠补偿后为过补偿的局面。此时常出现如下的表观现象电压表、功率因数表明显摇摆，表明冲击负荷造成的电压暂降尚未得到治理。三、
技术实现思路
本技术提供一种高速响应无功控制器，具有运行稳定可靠，抗干扰能力强，检测判断准确，能快速发出投切指令的特点，可克服现有无功控制器的缺点和不足。本技术的目的是通过以下途径实施的本技术提供一种高速无功控制器，包括信号采集单元、比较单元、数据信息处理单元及显示和驱动输出单元。其特征是采集供用电系统的电压、电流信息后，经多种比较器，把信息送给FPGA或CPLD构成的功能模块进行运算和处理，最后LED显示相应的系统参数并有多路晶闸管输出，驱动无功补偿装置进行投切操作。本技术的信号采集单元包括电压变换器和电流变换器，其输出端与比较单元相连。本技术的比较单元包括电压过零比较器、电压峰值比较器、电压幅值比较器，锁相环；还包括电流过零比较器、电流峰值比较器、电流幅值比较器；各种比较器与 FPGA或CPLD构成的功能模块连接。本技术的数据信息处理单元，其特征是由FPGA或CPLD构成的功能模块包括 脉冲发生器、异或门、计数器、电流电压D触发器、余弦函数表、相位补偿器、LED驱动、D/A输出；其中的电流电压D触发器与异或门组成鉴相器，电压、电流上升沿触发的D触发器的时钟端分别接至电压、电流过零比较器的输出端，从此得到功率因数角脉冲宽度。本技术采用锁相环与脉冲发生器连接，使其实时跟踪系统频率变化；使用功能模块中的余弦函数表查取功率因数值COS炉。本技术采用功能模块中的相位补偿器来校准电流、电压变换过程中及对应参数在比较器件中引入的相差角。本技术比较单元中的电流幅值比较器根据被补偿系统电流的大小分成数档； 电压幅值比较器根据被补偿系统电压的大小分成数档；两者中，至少有一个幅值比较器用于补偿投切输出，并实现多路投切。四附图说明图1本技术原理框图图2波形图。其中v、i-电压、电流波形V0、IO-过零比较器波形；Vm、Im-峰值比较器波形；T-功率因数角脉冲宽度图3过零比较器原理图图4过零比较器波形图图5峰值比较器原理图图6电流幅值比较器图7双D触发器与异或门构成的鉴相器图8计数器五具体实施方式以下结合附图和实施例对本技术作进一步说明。本技术提供一种高速响应无功控制器，图1是本技术原理框图。控制器由信号采集单元、比较单元、功能模块单元及显示和驱动输出单元组成。供用电系统的电压、电流的瞬时值，通过电压变换器(1)和电流变换器0)，送给比较器单元。变换器用小型互感器，把被测电压、电流信号变换成低电压(如2.5V)。这些电压电流信号经过过零比较器(3、7)、峰值比较器(4、8)，幅值比较器(5、9)，再经异或门(11)形成系列矩阵脉冲；同时，经D触发器构成的沿触发的计数器(1 记下矩形脉冲的占宽时间即对应功率因数角炉，再经余弦函数表(14)查得功率因数值cosp。图2列举了部分波形图。其中，ν、i为采集的系统电压、电流波形，V0、IO为过零比较器波形，Vm, Im为峰值比较器波形，T为功率因数角脉冲宽度。在T行矩形脉冲中，1、3 为过零比较器通过或异门产生的脉冲，其中1是正半周电压超前电流的相角产生的脉冲宽度，3是负半周电压超前电流的相角产生的脉冲宽度。2、4为峰值比较器通过或异门产生的矩形脉冲，其中2是正半周电压超前电流的相角产生的脉冲宽度，4为负半周电压超前电流的相角产生的脉冲宽度。经计数器(1 测出1-4任意脉冲宽度即是功率因数角炉。图3为过零比较器(3、7)原理图，图中IC为运算放大器，D为二极管限流器。当输入端输入任意交流电量时，输出端即输出对应的方波。因运算放大器IC接成反向输入， 其波形如图4所示。图5为峰值比较器(4、8)。图中u为瞬时电压或电流量，当其过零逐步升高时，C 开始充电，当U达到峰值时，C充到了最高电压，ICl输入端输入正负相等，ICI输出低电平， 二极管处于反偏而截止，IC2输出为低电平，经非门IC3输出为高电平。由于IC1、IC2为高输入阻抗，C只能通过R缓慢放电，使IC3输出高电平保持5ms以上，能保持输出1/4周期的方波。图6为电流幅值比较器(9)，根据被补偿系统的电流大小分成数档，适当配置电阻值队、1 2……!^+!^输出端就可输出η个不同电流值。这样就可以根据电流大小和COS炉功率因数值的高低来判断无功缺额的大小，并尽量一次投切就可实现合理补偿，即快速，又能避免过补偿。无功缺额的另一个表征是电压降低，同理可做成电压幅值比较器( 来提高控制器的准确度。本技术的另一特征是用FPGA(现场可编程门阵列)或CPLD (复杂可编程逻辑器件)构成如下功能模块脉冲发生器(10)、异或门(11)、计数器(12)、D触发器(13)、余弦函数表(14)、相位补偿器(15)以及LED驱动(16)和D/A输出(17)。FPGA/CPLD器件的抗干扰性和速度优势是其他电子元器件无法比拟的。其中FPGA模块中的双D触发器(即电压、电流触发器)(13)与异或门(11)构成鉴相器，参见图7，电压、电流上升沿触发的D触发器(1 的时钟端分别接至电压、电流过零比较器(3、7)的输出端，由此得到功率因数角的脉冲宽度，见图2中T行波形。FPGA模块中的脉冲发生器(10)通过与锁相环(6)的配合使用，来实时跟踪系统的频率变化，从而准确确定功率因数角的脉冲宽度，提高精度，并使用余弦函数表(14)查本文档来自技高网...

【技术保护点】
１．一种高速响应无功控制器，包括信号采集单元、比较单元、数据信息处理单元及显示和驱动输出单元，其特征是采集供用电系统的电压、电流信息后，经多种比较器，把信息送给ＦＰＧＡ或ＣＰＬＤ功能模块进行运算和处理，最后ＬＥＤ显示（１８）相应的系统参数并经多路晶闸管输出（１７），驱动无功补偿装置进行投切操作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：顾偲雯，黄金寿，顾恩远，
申请(专利权)人：乐清市登立电表仪器研究所，乐清富来茵电力电子有限公司，上海富来茵电力电子有限公司，
类型：实用新型
国别省市：33