基于时分复用的并行匹配滤波器制造技术

基于时分复用的并行匹配滤波器。它涉及扩频通信领域，它针对传统的匹配滤波器硬件消耗大的缺点。它包括M个移位寄存器、M个乘法器、M+1个数据选择器、一个移位累加器、一个M级的FIFO结构、N个寄存器、一个第一累加器和一个第二累加器；把输入序列与本地整个周期扩频码的相关运算分段进行，最后叠加起来形成全周期的相关值。对每段的相关运算使用相同的寄存器、乘法器和加法单元，并把每段的相关值存入FIFO结构中，最后把各段数据相加形成整个周期的相关值。在保持扩频增益不变的情况下，由于每段数据跟本地数据的相关值计算采用了相同的逻辑资源，因而硬件消耗得到大幅度降低。这适用于长周期伪码的快速捕获。

【技术实现步骤摘要】

【技术保护点】
１．基于时分复用的并行匹配滤波器，其特征在于它包括Ｍ个移位寄存器（１）、Ｍ个乘法器（２）、Ｍ＋１个数据选择器（３）、一个移位累加器（４）、一个Ｍ级的ＦＩＦＯ结构（５）、Ｎ个寄存器（Ｒｅｇ）、一个第一累加器（６）和一个第二累加器（７）；其中，Ｎ为输入数据与本地整个周期的扩频码的相关函数Ｒ（ｉ）所分成的计算段数，本地整个周期的扩频码周期除以所述的段数进位取整为Ｍ，其中Ｎ和Ｍ为整数，Ｍ个移位寄存器（１）、Ｍ个乘法器（２）和Ｍ个数据选择器（３）组成Ｍ组运算器，每一组运算器均包括一个移位寄存器（１）、一个乘法器（２）和一个数据选择器（３），所述的移位寄存器（１）的输出端与所述的乘法器（２）的一个输入端连接，所述的乘法器（２）的另一个输入端与所述的数据选择器（３）的输出端连接，所述的数据选择器（３）的Ｎ个输入端分别输入第ｉ个扩频码、第ｉ＋Ｍ×１个扩频码至第ｉ＋Ｍ×（Ｎ－１）个扩频码，并且每一组运算器中的移位寄存器（１）、乘法器（２）和数据选择器（３）的连接关系相同，所述的Ｍ个移位寄存器（１）为串行输入并行输出，所述的Ｍ个乘法器（２）的输出端均与第一累加器（６）的输入端连接，所述的Ｍ个数据选择器（３）的受控端与移位累加器（４）的控制端连接，所述的移位累加器（４）的控制端还与第Ｍ＋１个数据选择器（３）的受控端连接，第一累加器（６）的输出端与第Ｍ＋１个数据选择器（３）的输入端连接，第Ｍ＋１个数据选择器（３）的Ｎ个输出端分别与Ｍ级的ＦＩＦＯ结构（５）的输入端和第Ｎ个寄存器（Ｒｅｇ）的输入端连接，Ｍ级的ＦＩＦＯ结构（５）的输出端分别与Ｎ－１个寄存器（Ｒｅｇ）的输入端连接，Ｎ－１个寄存器（Ｒｅｇ）的输出端和第Ｎ个寄存器（Ｒｅｇ）的输出端同时与第二累加器（７）的输入端连接，第二累加器（７）的输出端为匹配滤波输出端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：赵雅琴，江立辉，王刚毅，宁文静，任广辉，吴芝路，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：93