高可靠性电源钳位ESD保护电路制造技术

本发明专利技术涉及集成电路芯片静电放电保护技术领域，特别涉及一种高可靠性电源钳位ESD保护电路，该ESD保护电路包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)、以及钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明专利技术通过将控制钳位晶体管开启和关断的电路结构分开，使得在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护
，特别涉及一种高可靠性电源钳位ESD保护电路。
技术介绍
在集成电路芯片制造、封装、测试、运输以及使用的过程之中，存在着多种不同的静电放电模式，当这些静电电荷积累在MOS晶体管的栅极上时，由于MOS晶体管的栅电容很小，这些静电电荷会形成很大的等效栅压，导致器件或者电路的失效，这便是ESD问题。伴随着集成电路特征尺寸按比例缩小的规律，栅氧化层做得越来越薄，这样导致了 ESD保护问题在纳米尺度的器件和电路设计之中变得越发的困难和重要。集成电路的芯片主要通过输入管脚、输出管脚、电源管脚以及接地管脚与外界相联系，输入输出管脚通常会有相应的ESD保护电路模块。芯片的核心功能模块一般会置于电源管脚和接地管脚之间，所以，一个可靠的电源钳位ESD保护电路是保证芯片功能模块不受到ESD损伤的关键。已有的电源钳位ESD保护电路通常是基于这样一个思路用一个电阻-电容(R-C)滤波结构作为ESD探测电路，当探测到ESD脉冲时，滤波结构给出一个信号来打开钳位晶体管，然后由钳位晶体管释放掉ESD电荷。图1所示为目前电源钳位ESD保护电路的一个经典例子，图中的Mbig为钳位晶体管。当一个快速上升的ESD脉冲来临的时候，通过适当R-C时间常数的设置，使得R和C的交点的电压无法立即跟随电源管脚Vdd上拉，这样R和C的交点在ESD脉冲来临的前一段特定时间内为低电平，这个低电平通过一级反相器传导到Mbig的栅极，使得Mbig的栅极为高电平，于是Mbig被打开以释放ESD脉冲积累的电荷。当R-C时间常数过去之后，R和C的交点的电压跟上了 Vdd的变化而成为高电平，这个高电平被反相到Mbig的栅极，于是Mbig 被关断，结束ESD保护过程。在正常上电的情况下，Vdd的电压以一个相对较慢的速度上拉， 这时R和C的交点一直跟随Vdd的电压变化，使得Mbig不被打开，在正常工作的情况下不消耗额外的电源功耗。图1所示的电路尽管从逻辑上看是没有问题的，但是随着器件尺寸的缩小，其ESD 保护性能的可靠性面临巨大的挑战。集成电路特征尺寸的不断缩小必然要求ESD保护模块的R-C部分要尽量做小，由于Mbig的栅压是在R-C时间常数过去之后才被拉低，R-C时间常数的减小就会导致Mbig开启时间的缩短，这样有可能导致ESD电荷释放不完全从而造成内部电路的损伤。另外一个方面，对于快速上升的正常上电电压，希望钳位晶体管不被打开， 即ESD保护电路不被误触发，那么防误触发能力强的ESD保护电路也要求把R-C时间常数做得很小，这同样会与钳位晶体管足够长的开启时间相矛盾。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。( 二 )技术方案为解决上述技术问题，本专利技术提供了一种高可靠性电源钳位ESD保护电路，其特征在于，包括依次连接的电容-电阻模块、钳位晶体管开启模块、以及钳位晶体管，还包括钳位晶体管关断模块，分别与所述电容-电阻模块和钳位晶体管连接；所述电容-电阻模块，用于识别所述高可靠性电源钳位ESD保护电路的电源管脚 Vdd的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块， 在经过所述电容-电阻模块的时间常数后，发送第二响应信号至所述钳位晶体管关断模块；所述钳位晶体管开启模块，用于根据所述第一响应信号启动所述钳位晶体管；所述钳位晶体管关断模块，用于根据所述第二响应信号关断所述钳位晶体管；所述钳位晶体管，用于在启动时，释放所述静电放电脉冲带来的静电电荷。其中，所述电容-电阻模块包括串联连接的电容Cl和电阻R1，所述电容Cl与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述电阻Rl接地。其中，所述钳位晶体管为NMOS晶体管Mbigl，所述NMOS晶体管Mbigl的漏极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述NMOS晶体管Mbigl的源极接地。其中，所述钳位晶体管开启模块包括PM0S晶体管Mpl-l、Mpl-2、Mp2、以及NMOS晶体管Mnl，所述PMOS晶体管Mpl-I的栅极与所述电容Cl和电阻Rl的交点连接，所述PMOS 晶体管Mpl-I的源极与所述PMOS晶体管Mpl-2的漏极和栅极分别连接，所述PMOS晶体管 Mpl-2的源极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述PMOS晶体管Mpl-I的漏极分别与所述NMOS晶体管Mnl的漏极和所述PMOS晶体管Mp2的栅极连接， 所述NMOS晶体管Mnl的栅极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接， 所述NMOS晶体管Mnl的源极接地，所述PMOS晶体管Mp2的源极与所述高可靠性电源钳位 ESD保护电路的电源管脚Vdd连接，所述PMOS晶体管Mp2的漏极与所述NMOS晶体管Mbigl 的栅极连接。其中，所述钳位晶体管关断模块包括PM0S晶体管Mp3、Mp4、Mp5、NM0S晶体管Mn3、 Mn2、以及电容C2、C3，所述PMOS晶体管Mp4的栅极与所述电容Cl和电阻Rl的交点连接，所述PMOS晶体管Mp4的源极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述PMOS晶体管Mp4的漏极与电容C2的一端连接，所述电容C2的另一端接地，所述PMOS晶体管Mp4与电容C2的交点分别与所述PMOS晶体管Mp3的栅极和所述NMOS晶体管Mn3的栅极连接，所述PMOS晶体管Mp3的漏极和所述NMOS晶体管Mn3的漏极连接，所述PMOS晶体管Mp3的源极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述NMOS晶体管Mn3的源极接地，所述PMOS晶体管Mp3的漏极和NMOS晶体管Mn3的漏极的交点与所述 PMOS晶体管Mp5的栅极连接，所述PMOS晶体管Mp5的源极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述PMOS晶体管Mp5的漏极与所述电容C3的一端连接，所述电容C3的另一端接地，所述PMOS晶体管Mp5与电容C3的交点与所述NMOS晶体管Mn2的栅极连接，所述NMOS晶体管Mn2的源极接地，所述NMOS晶体管Mn2的漏极与所述NMOS晶体管Mbigl的栅极连接。(三)有益效果本专利技术通过将控制钳位晶体管开启和关断的电路结构分开，使得在ESD保护电路中电容-电阻模块的时间常数很小的情况下，钳位晶体管有足够长的开启时间。附图说明图1是传统的电源钳位ESD保护电路的具体电路结构示意图；图2是按照本专利技术一种实施方式的高可靠性电源钳位ESD保护电路的电路原理图；图3是图2所示的高可靠性电源钳位ESD保护电路的具体电路结构图；图4是对图1所示的现有技术的电源钳位ESD保护电路的R-C加反相器结构施加一个ESD脉冲之后，Hspice仿真所得到的R-C加反相器结构输出节点的电压变化示意图；图5是对图2所示的高可靠性电源钳位ESD保护电路的电容-电阻模块施加一个与图4相同的ESD脉冲后，Hspice仿真所得到的电容_电阻模块输出节点的电压变化示意图；图6是图2所示的高可靠性电源钳位ESD保护电路施本文档来自技高网...

【技术保护点】
１．一种高可靠性电源钳位ＥＳＤ保护电路，其特征在于，包括：依次连接的电容－电阻模块（１）、钳位晶体管开启模块（２）、以及钳位晶体管（４），还包括：钳位晶体管关断模块（３），分别与所述电容－电阻模块（１）和钳位晶体管（４）连接；所述电容－电阻模块（１），用于识别所述高可靠性电源钳位ＥＳＤ保护电路的电源管脚Ｖｄｄ的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块（２），在经过所述电容－电阻模块（１）的时间常数后，发送第二响应信号至所述钳位晶体管关断模块（３）；所述钳位晶体管开启模块（２），用于根据所述第一响应信号启动所述钳位晶体管（４）；所述钳位晶体管关断模块（３），用于根据所述第二响应信号关断所述钳位晶体管（４）；所述钳位晶体管（４），用于在启动时，释放所述静电放电脉冲带来的静电电荷。

【技术特征摘要】
1.一种高可靠性电源钳位ESD保护电路，其特征在于，包括依次连接的电容-电阻模块(1)、钳位晶体管开启模块O)、以及钳位晶体管G)，还包括钳位晶体管关断模块(3)， 分别与所述电容-电阻模块(1)和钳位晶体管(4)连接；所述电容-电阻模块(1)，用于识别所述高可靠性电源钳位ESD保护电路的电源管脚 Vdd的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块 O)，在经过所述电容-电阻模块(1)的时间常数后，发送第二响应信号至所述钳位晶体管关断模块⑶；所述钳位晶体管开启模块O)，用于根据所述第一响应信号启动所述钳位晶体管；所述钳位晶体管关断模块(3)，用于根据所述第二响应信号关断所述钳位晶体管(4)；所述钳位晶体管，用于在启动时，释放所述静电放电脉冲带来的静电电荷。2.如权利要求1所述的高可靠性电源钳位ESD保护电路，其特征在于，所述电容-电阻模块⑴包括串联连接的电容Cl和电阻R1，所述电容Cl与所述高可靠性电源钳位ESD 保护电路的电源管脚Vdd连接，所述电阻Rl接地。3.如权利要求2所述的高可靠性电源钳位ESD保护电路，其特征在于，所述钳位晶体管 (4)为NMOS晶体管Mbigl，所述NMOS晶体管Mbigl的漏极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述NMOS晶体管Mbigl的源极接地。4.如权利要求3所述的高可靠性电源钳位ESD保护电路，其特征在于，所述钳位晶体管开启模块⑵包括=PMOS晶体管Mpl-1、Mpl-2、Mp2、以及NMOS晶体管Mnl，所述PMOS晶体管Mpl-I的栅极与所述电容Cl和电阻Rl的交点连接，所述PMOS晶体管Mpl-I的源极与所述PMOS晶体管Mpl-2的漏极和栅极分别连接，所述PMOS晶体管Mpl_2的源极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述PM...

【专利技术属性】
技术研发人员：陆光易，王源，贾嵩，张钢刚，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：11