本发明专利技术公开了一种槽型功率MOSFET器件，涉及半导体功率器件和射频功率器件技术领域。通过N+槽区纵向穿过衬底直到器件底部，将表面N+源区、源极金属场板和底部N+源接触区连通形成等势体，源极从器件底部引出。这不仅消除了源极的外延线电感，降低源极串联电阻，而且提供良好的导热通道利于器件的双面冷却。同时，延伸的源金属场板覆盖于轻掺杂漏区（LDD）之上，降低栅极末端的高电场峰值，并辅助轻掺杂漏区（LDD）耗尽降低栅漏电容。轻掺杂漏区、源金属场板及下方P-衬底的电荷平衡作用，使轻掺杂漏区的载流子浓度提高，器件导通电阻降至最低。本发明专利技术在保证低的比导通电阻的前提下降低了栅电荷，从而使得器件具有更低的功耗，具有良好的散热特性。
【技术实现步骤摘要】
本专利技术涉及半导体功率器件和射频功率器件
技术介绍
低功耗功率MOSFET在开关模式的电源系统中起着非常重要的作用。最近二十年来，槽型VDMOS已成为低电压电源开关最成功的技术。其主要优点是高信道密度使得器件具备低导通电阻。然而，大区域的沟槽壁不利于缩小内部电容的体积，随着集成度的提高， 器件开关速度降低，功率损耗增加。另外，沟槽下方外延层的中等掺杂程度使得晶体管的阻抗无法加以调整。现有的槽型VDMOS器件通常做成如图1所示结构，其中1是N+源区，2是 N+漏区，3是N—漂移区，6是沟道区，7是ρ阱区，16是P+接触区域，8是源电极，9是漏电极， 10是栅电极，11是栅氧化物。由于槽栅的作用，使得器件正向导通时，不会出现JFET效应， 从而导通电阻较常规结构低。但是这种结构的栅漏电容很大，这是由于栅极和漏极有较大的交叠电容，当芯片集成度提高时，这种结构存在很大的栅电荷，从而严重影响芯片的频率特性，增大了功耗。为了降低器件的栅电荷，从而保证高频工作，必须降低其栅漏电容。为了降低栅电荷，人们提出了各种方法，文献(I)Hidefumi Takayal, Kyosuke Miyagil, Kimimori Hamadal, Floating Island and Thick Bottom Oxide Trench Gate MOSFET (FITMOS)-A 60V Ultra Low On-Resistance Novel MOSFET with Superior Internal Body Diode, Proceedings of the 17 International Symposium on Power Semiconductor Devices & IC，s May 23 2005 Santa Barbara, CA，浮空岛和底部厚氧化物槽栅MOSFET- —种具有优质内置体二极管的60V超低导通电阻新型MOSFET提出将槽栅氧化物直接深入漂移区，然后在槽栅底部做一个浮空的P岛(19)，如图2所示。 这种结构的优势在于槽栅氧化物深入漂移区，使得槽栅底部和漂移区之间的氧化物相对于常规结构更厚，从而降低了栅漏电容，使得栅电荷更小。浮空的P岛(19)可以辅助N—漂移区(3)耗尽，从而使得器件的导通电阻有所降低。同时，由于反向耐压时，浮空P岛(19)和 N—漂移区(3)形成的反向pn结也参与耐压，所以该结构较一般结构耐压更高，在相同耐压下，可以获得更高的漂移区浓度和更低的导通电阻。但是相对于平面栅，槽栅结构底部与漂移区形成的栅漏电容仍然不可避免。同时由于结构的复杂性，增加了工艺难度，使得器件不易与大规模集成。文献(2) Steven sapp, Felton. CA (US ) ； Ashok Challa, Sandy, UT ( US )；Christopher B. Kocon, Mountaintop, PA(US), Structure and method for improving shielded gate field effect transistor，，，United States Patent, Aug. 3, 2010.改进屏蔽栅场效应晶体管的新结构和方法提出将槽栅做成两部分，如图3所示，上部分做为栅电极(10)，用来形成沟道，下部分做为屏蔽栅(20)，这样，常规结构槽栅下方与漏区形成的栅漏电容就变成了两个串联的电容，一个是槽栅与屏蔽栅及其间氧化物形成的电容，一个是屏蔽栅与漂移区及其间氧化物形成的电容，这两个电容是串联关系，所以总电容减小，使得栅电荷降低。但是这种结构仍然不能完全消除槽栅底部与漂移区形成的电容。文献(3) Shuming Xu, Jacek Korec, David Jauregui, etc·，，NexFET A New Power Device，，, Texas Instruments Incorporated, Power Stage BU, MS 4008, Bethlehem, PA 18015.一种新型功率器件-NextFET提出的nextFET结构是降低栅电荷的一种很好的办法，其思想是首先采用平面栅，使得栅漏具有很小的交叠电容，同时将延伸的源金属场板覆盖于漂移区之上，以辅助其耗尽，进一步降低栅漏电容；再者，漏极通过一个高浓度的N+sink做到器件底部，N+sink提供良好的导热通道利于器件的双面冷却。同时利用漂移区和P-区域的电荷平衡实现低导通电阻。该结构有很低的％ -Ron,同时也兼具很好的热特性。
技术实现思路
为解决上述技术问题，本专利技术提出了一种槽型功率MOSFET器件，本专利技术在保证低的比导通电阻的前提下降低了栅电荷，从而使得器件具有更低的功耗，并且与现有的槽型 VDMOS器件相比，Qg · Ron降低50%左右，同时具有良好的散热特性。以N沟道器件为例，本专利技术是通过采用下述技术方案实现的一种槽型功率MOSFET器件，包括P—衬底，P—衬底顶部的N+源区、P阱区、沟道区、轻掺杂漏区和N+漏区，P—衬底部的N+源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物，以及源电极、漏电极和栅电极，其特征在于还包括N+槽区，N+槽区的纵向长度穿过 Ρ_衬底直到器件底部的N+源接触区，将表面的N+源区、表面源极金属场板和底部的N+源接触区连通形成等势体，所述的N+源接触区通过背面离子注入形成，引出端为源电极；所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面；所述的轻掺杂漏区位于P—衬底的顶部，轻掺杂漏区的深度大于N+漏区的深度且小于 P.衬底的厚度。所述的场氧化物的厚度优先地控制在ΙΟΟηπΓδΟΟηπι之间。所述的N+槽区可以同时起到N+源区作用，将N+源区略去，形成具有槽型源区的功率MOSFET器件。所述的槽型N+源区做成P+槽区，相应的N+源接触区做成P+源接触区，P+槽区表面紧靠P阱区的位置形成N+源区，形成具有P型槽区的功率MOSFET器件。所述的N+槽区为金属或者多晶硅填充的槽区，N+源区下方设置P+埋层做为P阱的接触区，N+源区和P+埋层都与所述金属或多晶硅槽区接触，形成具有金属或多晶硅槽区的功率MOSFET器件，在轻掺杂漏区下方设置N型埋层，形成具有N型埋层的槽型功率MOSFET器件。所述的N型埋层的位置在距离底部N+源接触区为P—衬底厚度的1/2及其上位置， 所述的N型埋层的宽度大于N+漏区的宽度，且小于轻掺杂漏区的宽度。在紧靠轻掺杂漏区下方设置部分介质埋层，形成具有部分介质埋层的槽型功率 MOSFET 器件。所述部分介质埋层材料的介电系数应小于硅的介电系数，包括但不局限于二氧化硅或者是氮化硅材料，部分介质埋层的宽度应大于N+漏区的宽度，小于轻掺杂漏区的宽度。本专利技术中，所述的N沟道也可做成P沟道，形成一种P沟道槽型功率MOSFET器件， P沟道槽型功率MOSFET器件的所有半导体区域的导电类型应与N沟道槽型功率MOSFET器件相反。所述器件结合了 RF LDMOS以及nextFET的优势，与现有技术相比，本专利技术的有益效果表现在第一、采用横向扩散金属氧化物本文档来自技高网...
【技术保护点】
１．一种槽型功率ＭＯＳＦＥＴ器件，包括Ｐ－衬底，Ｐ－衬底顶部的Ｎ＋源区、Ｐ阱区、轻掺杂漏区和Ｎ＋漏区，Ｐ－衬底部的Ｎ＋源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物，以及源电极、漏电极和栅电极，其特征在于：还包括Ｎ＋槽区，Ｎ＋槽区的纵向长度穿过Ｐ－衬底直到器件底部的Ｎ＋源接触区，将表面的Ｎ＋源区、表面源极金属场板和底部的Ｎ＋源接触区连通形成等势体，所述背面Ｎ＋源接触区引出端为源电极；所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面。
【技术特征摘要】
1.一种槽型功率MOSFET器件，包括P—衬底，P—衬底顶部的N+源区、P阱区、轻掺杂漏区和N+漏区，P—衬底部的N+源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物， 以及源电极、漏电极和栅电极，其特征在于还包括N+槽区，N+槽区的纵向长度穿过Ρ_衬底直到器件底部的N+源接触区，将表面的N+源区、表面源极金属场板和底部的N+源接触区连通形成等势体，所述背面N+源接触区引出端为源电极；所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面。2.一种槽型功率MOSFET器件，包括P—衬底，P—衬底顶部的P阱区、轻掺杂漏区和N+漏区，P—衬底部的N+源接触区，栅氧化物、场氧化物、表面源极金属场板、隔离氧化物，以及源电极、漏电极和栅电极，其特征在于还包括N+槽区，N+槽区为槽型N+源区，槽型N+源区的纵向长度穿过P—衬底直到器件底部的N+源接触区，将表面源极金属场板和底部的N+源接触区连通形成等势体，所述的N+源接触区通过背面离子注入形成，引出端为源电极；所述的表面源极金属场板覆盖于所述的轻掺杂漏区之上，并覆盖于除栅电极和漏电极区域以外的整个器件表面，形成具有槽型源区的功率MOSFET器件。3.根据权利要求2所述的一种具有槽型源区的功率MOSFET器件，其特征在于所述的 N+槽区做成P+槽区，相应的N+源接触区做成P+源接触区，P+槽区表面紧靠P阱区的位置形成N+源区，形成具有P型槽区的功率MOSFET器件。4.根据权利要求1所述的一种槽型功率MOS...
【专利技术属性】
技术研发人员：张波，胡夏融，罗小蓉，李泽宏，邓小川，雷天飞，姚国亮，王元刚，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。