带两级FPGA芯片的子板及两级FPGA芯片的配置方法技术

本发明专利技术涉及视频处理领域，公开了一种带两级FPGA芯片的子板及两级FPGA芯片的配置方法。本发明专利技术中，在上电时第一级FPGA芯片从第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各第二级FPGA芯片从第二非易失性存储器中获取自身的配置数据，完成配置和初始化。各第二级FPGA芯片的型号和配置数据完全相同。由于不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，低成本且方便地实现了CPU系统板对子板内所有FPGA的配置管理。

【技术实现步骤摘要】

本专利技术涉及视频处理领域，特别涉及视频处理中的FPGA芯片的配置技术。
技术介绍
大屏控制系统一般为复杂的多功能系统，按照功能模块来分基本可以划分为视频输入功能模块(如VGA、HDMI、DVI、BNC、IP网络等视频输入)、主控功能模块(中央处理器CPU系统)、输出功能模块(如DVI、HDMI、VGA等视频输出)。在现代系统设计中经常将各个功能模块用独立的板子去实现，则可以分为输入板，主控板，输出板，各板子之间可以连接到一块公共的背板上，用总线(一般为PCIE或者网络)进行通信，如图1所示的大屏控制器各板子的连接关系。在大屏系统中CPU只存在于主控板，主控板负责整个系统(主要是输入、输出板，统称为子板)控制和管理，同时通过网络与远程服务器进行交互通信。各子板主要负责视频图像的处理，而内部主要又以现场可编程门阵列(Field Programmable Gate Array，简称“FPGA”)芯片负责视频图像的分割、拼接、叠加、缩放和倍桢处理，在此系统中主控板和各子板之间只能通过总线进行数据通信。在大屏应用或者监控领域中，由于FPGA芯片在视频处理方面具有非常适合视频分割、拼接、叠加、缩放、倍帧并且视频输出延时小、延时一致性好等诸多优点，因此在该领域中广泛使用。FPGA芯片在其正常工作时，FPGA的配置数据存储在静态随机存取存储器(Matic Random Access Memory，简称“SRAM”)中，由于SRAM是易失性存储器，FPGA芯片在掉电后配置信息就会丢失，这样就要求每次上电时都要求外部电路将配置数据重新载入到片内的 SRAM中，内部寄存器和I/O初始化完成后FPGA才能正常工作。目前对FPGA的配置方案如下一种方案是给每片FPGA芯片配专用非易失性存储器，此时FPGA做主(Master)设备，只要将FPGA的配置专用引脚与非易失性存储器相连，上电时FPGA会自动产生配置时序读取非易失性存储器的配置数据到片内SRAM，完成配置和初始化过程，通常非易失性存储器主要包括FLASH和电可擦可编程只读存储器(Electrically Erasable Programmable ROM，简称 “EEraOM”)。另一种方案在含微处理器的系统中应用，该系统中一般同样有存储FPGA配置数据的FLASH(或EEPR0M)，并且直接与微处理器相连。此时FPGA做从(Slave)设备，微处理器做主(Master)设备，微处理器读取FLASH (或EEPR0M)的FPGA配置数据并产生配置时序完成对FPGA的配置。然而，本专利技术的专利技术人发现，由于使用处理功能的不同以及成本的限制，子板中往往有两种以上类型的FPGA芯片，一种为高端FPGA芯片，支持总线与主控板直接相连，另一种FPGA芯片并不支持总线直接与主控板相连。如果采用第一种配置方案，需要给每一片 FPGA芯片都配一片非易失性存储器，成本较高。由于各个FPGA芯片的配置数据存储在各自独立的非易失性存储器中，主控板无法对其进行统一管理和配置，无法进行远程维护。如4果采用第二种配置方案，需要给每块输入、输出板增加微处理器，然后用微处理器去实现所有FPGA芯片或者那些不直接与主控板相连的FPGA芯片的配置管理，该微处理器必须支持 PCIE或者网络通信才能实现与主控板通信，这类处理器价格一般都很高。
技术实现思路
本专利技术的目的在于提供一种带两级FPGA芯片的子板及两级FPGA芯片的配置方法，以低成本且方便地实现CPU系统板对子板内所有FPGA的配置管理。为解决上述技术问题，本专利技术的实施方式提供了一种带两级FPGA芯片的子板，包含第一非易失性存储器、第二非易失性存储器、通过总线与主控板相连的第一级现场可编程门阵列FPGA芯片、至少一个不通过总线与主控板相连的第二级FPGA芯片，各第二级FPGA 芯片的型号和配置数据完全相同；第一非易失性存储器与第一级FPGA芯片相连接，用于存储第一级FPGA芯片的配置数据；第二非易失性存储器与各第二级FPGA芯片相连接，用于存储第二级FPGA芯片的配置数据；第一级FPGA芯片用于在上电时从第一非易失性存储器中获取自身的配置数据， 完成配置和初始化；各第二级FPGA芯片用于在上电时从第二非易失性存储器中获取自身的配置数据，完成配置和初始化。本专利技术的实施方式还提供了一种两级FPGA芯片的配置方法，包含以下步骤在上电时，通过总线与主控板相连的第一级现场可编程门阵列FPGA芯片，从与该第一级FPGA芯片相连接的第一非易失性存储器中获取自身的配置数据，完成配置和初始化；不通过总线与主控板相连的各第二级FPGA芯片从与各第二级FPGA芯片相连接的第二非易失性存储器中获取自身的配置数据，完成配置和初始化；其中，各第二级FPGA芯片的型号和配置数据完全相同。。本专利技术实施方式与现有技术相比，主要区别及其效果在于通过总线与主控板相连的第一级FPGA芯片与第一非易失性存储器相连接，不通过总线与主控板相连的各第二级FPGA芯片与第二非易失性存储器相连接，各第二级FPGA 芯片的型号和配置数据完全相同。在上电时第一级FPGA芯片从第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各第二级FPGA芯片从第二非易失性存储器中获取自身的配置数据，完成配置和初始化。由于所有第二级FPGA芯片都是同一个类型，配置数据也完全相同，因此只需通过一个第二非易失性存储器即可顺利完成所有第二级FPGA芯片在上电时的数据配置，不需要为每个FPGA芯片单独配备一个非易失性存储器，而且不需要在子板上增加微处理器，低成本且方便地实现了 CPU系统板对子板内所有FPGA的配置管理。进一步地，带两级FPGA芯片的子板还包含输出使能控制电路，第一级FPGA芯片与输出使能控制电路的输入端相连，输出使能控制电路的输出端与第二非易失性存储器和各第二级FPGA芯片相连；输出使能控制电路的输出端默认为高阻状态。第一级FPGA芯片还用于在需要对第二级FPGA芯片的配置数据进行升级时，控制输出使能控制电路的输出有效，连通第二非易失性存储器，并对第二非易失性存储器中存储的第二级FPGA芯片的配置数据进行升级，在完成升级后，第一级FPGA芯片将输出使能控制电路的输出端控制为初始状态(即将输出使能控制电路的输出端控制为高阻状态)。通过第一级FPGA芯片对输出使能控制电路的输出通路的控制，使得第一级FPGA芯片可以读写和擦除第二非易失性存储器的配置数据，完成第二级FPGA芯片的配置数据的升级。由于可通过第一级FPGA芯片去对第二级FPGA芯片进行配置数据管理，实现了主控板对子板内所有FPGA的配置管理和数据升级，因此所有FPGA配置信息可以通过服务器进行网络远程更新，而不必去现场进行烧录或者拆芯片，方便了产品的后续维护。而且，对第一级FPGA芯片的逻辑资源和I/O 口占用均较少，简单方便。 进一步地，第一级FPGA芯片在完成第二级FPGA芯片的配置数据的升级后，可通过与各第二级FPGA芯片相连的专用数据线，指示各第二级FPGA芯片重新加载配置数据，从而实现FPGA芯片的在线升级。进一步地，第一级FPGA芯片既可以通过总线直接与主控板相连，也可以通过总线经背板与主控板相连，使得本专利技术不受限于子板与主控本文档来自技高网...

【技术保护点】
１．一种带两级ＦＰＧＡ芯片的子板，其特征在于，包含：第一非易失性存储器、第二非易失性存储器、通过总线与主控板相连的第一级现场可编程门阵列ＦＰＧＡ芯片、至少一个不通过总线与主控板相连的第二级ＦＰＧＡ芯片，各所述第二级ＦＰＧＡ芯片的型号和配置数据完全相同；所述第一非易失性存储器与所述第一级ＦＰＧＡ芯片相连接，用于存储所述第一级ＦＰＧＡ芯片的配置数据；所述第二非易失性存储器与各所述第二级ＦＰＧＡ芯片相连接，用于存储所述第二级ＦＰＧＡ芯片的配置数据；所述第一级ＦＰＧＡ芯片用于在上电时从所述第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各所述第二级ＦＰＧＡ芯片用于在上电时从所述第二非易失性存储器中获取自身的配置数据，完成配置和初始化。

【技术特征摘要】
1.一种带两级FPGA芯片的子板，其特征在于，包含第一非易失性存储器、第二非易失性存储器、通过总线与主控板相连的第一级现场可编程门阵列FPGA芯片、至少一个不通过总线与主控板相连的第二级FPGA芯片，各所述第二级FPGA芯片的型号和配置数据完全相同；所述第一非易失性存储器与所述第一级FPGA芯片相连接，用于存储所述第一级FPGA 芯片的配置数据；所述第二非易失性存储器与各所述第二级FPGA芯片相连接，用于存储所述第二级 FPGA芯片的配置数据；所述第一级FPGA芯片用于在上电时从所述第一非易失性存储器中获取自身的配置数据，完成配置和初始化；各所述第二级FPGA芯片用于在上电时从所述第二非易失性存储器中获取自身的配置数据，完成配置和初始化。2.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述带两级FPGA芯片的子板还包含输出使能控制电路，所述第一级FPGA芯片与所述输出使能控制电路的输入端相连，所述输出使能控制电路的输出端与所述第二非易失性存储器和各所述第二级FPGA 芯片相连；所述输出使能控制电路的输出端默认为高阻状态；所述第一级FPGA芯片还用于在需要对所述第二级FPGA芯片的配置数据进行升级时， 控制所述输出使能控制电路的输出有效，连通所述第二非易失性存储器，并对所述第二非易失性存储器中存储的所述第二级FPGA芯片的配置数据进行升级，在完成所述升级后，将所述输出使能控制电路的输出端控制为初始状态。3.根据权利要求2所述的带两级FPGA芯片的子板，其特征在于，所述第一级FPGA芯片还用于在完成所述第二级FPGA芯片的配置数据的升级后，通过与各所述第二级FPGA芯片相连的专用数据线，指示各所述第二级FPGA芯片重新加载配置数据。4.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述带两级FPGA芯片的子板包含的所述第二级FPGA芯片大于一个，其中一个第二级FPGA芯片被配置为主动模式；其余第二级FPGA芯片被配置为从模式；所述主动模式的第二级FPGA芯片用于在上电时提供配置时钟给所述第二非易失性存储器和所述各从模式的第二级FPGA芯片。5.根据权利要求1所述的带两级FPGA芯片的子板，其特征在于，所述第一级FPGA芯片还用于对所述第一非易失性存储器中存储的所述第一级FPGA芯片的配置数据进行升级。6.根据权利要求1所述的带两级FPGA芯片的子板，其特征...

【专利技术属性】
技术研发人员：赵鸿云，
申请(专利权)人：杭州海康威视数字技术股份有限公司，
类型：发明
国别省市：86