一种TDMA多终端实时仿真系统的硬件装置制造方法及图纸

本发明专利技术公开了一种基于TDMA的多终端实时仿真系统的硬件装置，旨在提供一种能够研究TDMA通信系统特性(包括多终端性和实时性)的装置。其技术方案的要点是，终端设备通过Cortex进行多终端模拟，中继设备包括FPGA进行数据的中继处理；链路设备包括百兆以太网、LVDS级联进行数据的传输，所有板间级联的方式采用的是LVDS串行级联的方法，这样可以保证所有的终端处于平等的地位，同时也能提高系统的抗干扰能力。

【技术实现步骤摘要】

本专利技术涉及一种基于TDMA的多终端实时仿真系统的硬件装置。
技术介绍
随着通信工程技术的发展日新月异，各种通信体制层出不穷，而TDMA技术由于其能实现数百个用户共享并同时使用一个无线电网络，而且不会相互干扰的优势成为通信系统中非常重要的技术，故研究TDMA系统的各种特性成为主流，而搭建一个实际的TDMA通信系统是既不经济也不现实的，所以基于TDMA的通信仿真系统的搭建就成了研究的热点。时下，基于TDMA模式的通信系统的仿真有很多种方法，如基于MATLAB软件层面的，基于OPNET 半实物层面的，这些仿真都只能在一定程度上再现TDMA通信系统的特性，对于TDMA通信系统的多终端实时性是具有很大局限性的。
技术实现思路
本专利技术的主要目的在于提供一种TDMA多终端实时仿真系统的硬件装置。为了达到以上目的，本专利技术型提供的一种装置，包括终端设备、中继设备和链路设备。终端设备通过嵌入式处理器进行多终端模拟，中继设备包括FPGA进行数据的中继处理；链路设备包括百兆以太网、LVDS级联进行数据的传输。较现有的技术，本专利技术型是利用百兆以太网、LVDS总线来降低链路上的延时，实现真正意义上的实时性仿真；LVDS总线级联到每一个终端的装置保证每个终端在TDMA网络中的平等性，同时这种结构也使得多终端消息复接简单化；FPGA作为上下行数据的中继装置，具有灵活的可编程性，同时也保证了链路中的小延时；嵌入式处理器模拟的通信控制器，具有很好的数据处理能力及中继作用；嵌入式处理器模拟的终端既经济小巧，占用的面积小，又保证了终端的快速及时的处理能力；整个仿真系统的硬件装置非常经济，又对 TDMA系统的实时性和多终端进行了很好的模拟，用于任何TDMA通信系统的研究，还可以模拟多个TDMA网络，实现了仿真系统的通用性。为了解决上述存在的技术问题，本专利技术采用了下述技术方案本专利技术包括两部分终端设备、中继设备和链路设备。所述的终端设备和链路设备通过嵌入式处理器模拟的终端与嵌入式处理器模拟的通信控制器之间的数据交互，上下行链路由百兆以太网和LVDS级联构成，FPGA作为数据链路上的中继器，整个系统完成了多终端之间数据的实时通信。所述的基于TDMA的多终端实时仿真系统的硬件装置，为了保证数据的处理能力， 通信控制器及所有终端设备都是由嵌入式处理器模拟。所述的基于TDMA的多终端实时仿真系统的硬件装置，为了实现数据的交互及终端消息的复接，所有的终端设备都是通过LVDS级联总线连接。所述的基于TDMA的多终端实时仿真系统的硬件装置，为了保证系统的实时性降低延时，链路设备的总线由百兆以太网和LVDS总线构成。3所述的基于TDMA的多终端实时仿真系统的硬件装置，FPGA作为链路上的中继设备，保证了链路上的延时，同时也作为终端设备及通信控制器链路上的数据处理设备，对数据格式进行相应的转换及加密。所述的基于TDMA的多终端实时仿真系统的硬件装置，上电之后立即将中继设备及终端设备进行地址交互，两个地址加起来构成一个终端的完整地址并通过SPI总线上传给通信控制器。附图说明图1是本专利技术的基本概念图。图2是本专利技术的结构示意图。图3是本专利技术的下行数据交互流程图。图4是本专利技术的上行数据交互流程图。具体实施例方式图1示出本专利技术包含三部分终端设备1、中继设备2、链路设备3。其中终端设备包括CC和终端，链路设备包括以太网和LVDS总线接口。图2示出本专利技术的结构。分别对终端设备、中继设备和链路设备进行详述。终端设备包含数据源11、CC(通信控制器)12、终端1 (8N+8)13等部分；中继设备主要是由FPGA终端板1 N21和FPGA解码板22构成；链路设备包含以太网31、LVDS32 和SPI33等部分。数据源产生的消息通过网口下发到CC(communication controller即通信控制器)上面，解码板上的FPGA里面，解码板将消息通过LVDS串行总线下发到终端板上的FPGA 里，FPGA将下发消息接收下来，并根据消息中的终端地址号将消息通过SPI 口分并给本板上相应的终端，同时，将下发消息通过LVDS 口下传到下一个FPGA，采用这种结构，就实现了 LVDS的点对点的高速数据传输，并且可以保证每个FPGA都是独立的，理论上这种结构可以连接任意多的终端；而在上传的时候，各终端如果有消息发送，通过SPI串口发送到FPGA里面，FPGA将同一帧里面的消息复接到同一个时隙里面，通过LVDS 口上传到解码板，解码板对复接后的消息进行解码之后，将消息通过网口上传到数据源，这样，消息经过FPGA传输后又回到数据源，此时，数据源就可以计算消息的误码率，并且可以根据下发消息与上传消息的延时来计算整个链路的距离。图3示出本专利技术的下行数据交互过程1、上电以后数据源将预案通过以太网向CC发送，若未发送成功则再次发送；预案发送成功后，数据源则发送开始命令。2、发送开始命令成功后，数据源向CC发送下发消息。3XC转换下发消息格式通过LVDS下发到FPGA终端板上，FPGA对消息中继并将消息接收通过SPI总线将数据发送给相应终端，终端在中断信号的控制下接收相应的下发消息。图4示出本专利技术的上行数据交互过程1、上电以后各终端去检测帧脉冲信号(即预案中规定的帧脉冲)，检测到帧脉冲以后终端将上传消息通过SPI总线发送到FPGA内的RAM。2、FPGA将接收到的并行消息按TDMA格式串行发送出去。3、解码板接收串行上传消息并解码通过以太网发送至CC，CC将消息解码并通过以太网上传至数据源，来统计整个系统的性能。本文档来自技高网...

【技术保护点】
１．一种ＴＤＭＡ多终端实时仿真系统的硬件装置，包括三部分：终端设备、中继设备和链路设备。其特征是：终端设备通过嵌入式处理器进行多终端模拟，中继设备包括ＦＰＧＡ进行数据的中继处理；链路设备包括百兆以太网、ＬＶＤＳ级联进行数据的传输，ＬＶＤＳ级联结构简化了多终端消息的复接。

【技术特征摘要】
1.一种TDMA多终端实时仿真系统的硬件装置，包括三部分终端设备、中继设备和链路设备。其特征是终端设备通过嵌入式处理器进行多终端模拟，中继设备包括FPGA进行数据的中继处理；链路设备包括百兆以太网、LVDS级联进行数据的传输，LVDS级联结构简化了多终端消息的复接。2.根据权利1所述的TDMA多终端实时仿真系统的硬件装置，其特征是所有的终端板都是通过LVDS总线级联连接，使得多终端消息子帧复接可以简单地用硬件来实现。3.根据权利1、2所述的TDMA多终端实时仿真系统的硬件装置，其特征是链路设备的总线由百兆以太网和LVDS总线构成。4.根据权利1、2、3所述的TDMA多终端实时仿真系统的硬件装置，...

【专利技术属性】
技术研发人员：李绍胜，唐辉艳，
申请(专利权)人：北京邮电大学，
类型：发明
国别省市：11