本发明专利技术有关于一种资料储存系统及其管理方法，尤指以页面为基础管理非挥发性随机存取记忆体阵列装置的快闪储存系统、方法及电路，记忆体管理系统包括有一管理处理器、一页面缓冲器及一逻辑实体转译表，其中，管理处理器与快闪储存系统中一非挥发性记忆体阵列装置进行通信，管理处理器提供控制信号，非挥发性记忆体阵列装置根据控制信号以对于所选择的页面进行程序化、抹除及读取动作。
【技术实现步骤摘要】
本专利技术有关于一种，尤指一种用以管理非挥发性记 忆体装置的记忆体管理电路及方法、以及以页面为基础进行记忆管理的非挥发性记忆体 装置(例如快闪随机存取记忆体)。
技术介绍
固态硬碟(SSD)为一种资料储存装置，其使用半导体元件来储存长驻资料。 固态硬碟主要用以仿效一磁性硬碟或一光电硬碟，且普遍采用一 SATA标准作为传输 界面，以在大多数的应用领域中可轻易取代一般硬碟机。再者，固态硬碟也能采用其 他界面规格，例如PATA、USB、PCI express或光纤通道的实体及信号界面(ANSI X3.230-1994)，而固态硬碟系统可使用于一挥发性记忆体，例如SRAM、DRAM,或 一非挥发性记忆体，例如快闪记忆体。请参阅图la，为现有电脑系统的区块示意图，该电脑系统系采用一固态硬碟来 取代一般硬碟进行长驻资料的储存。如图所示，一中央处理器105执行一连串的储存程 序指令，这些指令保存在暂存记忆体(RAM) 110或长驻记忆体(SSD) 100中。中央处理 器105可执行四个基本功能(1).从暂存记忆体110或长驻记忆体100中提取一指令或一 资料、(2).解码指令资料、(3).执行指令、(4).执行结果写回暂存记忆体110或长驻记 忆体100中。提取或写回的结果资料可同时与一输入/输出装置105进行通信，例如 印表机、一显示器或一网路装置。中央处理器105、暂存记忆体110、长驻记忆体100及输入/输出装置115连接 一系统汇流排120。系统汇流排120用以提供在中央处理器105、暂存记忆体110、长驻 记忆体100及输入/输出装置115间所通信的必要资料，且进行资料规格化及资料变换。 在长驻记忆体100的例子中，系统汇流排120所提供的通信规格可为SATA规格或其他上 述所列出的其他规格。长驻记忆体100配置有数个逻辑位址及设置有SATA规格界面， SATA规格界面进行提取及储存的资料信息及控制信息也可通过中央处理器105处理资料 及程序指令而获得。由固态硬碟所构建的长驻记忆体100其具有一控制器125，该控制器是将该逻辑 位址解码成一实体位址及一控制信息，以判断是否从反及闸快闪阵列130中提取资料， 或者，将资料储存于反及闸快闪阵列130中。反及闸快闪阵列130包括数个非挥发性快闪 随机存取记忆体芯片，该记忆体芯片切分成数个区块，例如16Gbit记忆体芯片切分成 8192区块。再者，每一区块进一步细分为数个页面，例如单阶层记忆核心芯片中每个 区块包括有64个页面或多阶层记忆核心芯片中包括有128个页面。一反及间快闪记忆体 芯片结构不允许以位元组为基础进行一位元组的读写，只能读写一页面(通常为4KB)。 此外，一个已经写入的页面是不能覆写，其只能对于已抹除的页面进行写入的动作，并 且每次抹除的最小单位为1个区块、64个页面或128个页面。再者，不同单位尺寸的读 取(例如1个页面)及抹除(例如64/128个页面)会使得快闪随机存取记忆体芯片不易管理，而且在写入资料的前必须将旧区块的资料进行复制及抹除，这意味着随意写入 小量区块资料其写入速度将相当缓慢。一逻辑实体转译表位在快闪记忆体中，每当资料 写入时，逻辑实体转译表将进行转变。请参阅图lb，为现有快闪储存系统中长驻记忆体(SSD)IOO的逻辑位址的结 构示意图。如图所示，一非挥发性快闪随机存取记忆体装置150，其切分成8192个区 块(Block) 155，各区块155切分成64个页面(Page) 160，各页面160切分成8个区段 (Sector) 165，各区段165切分成512个位元组(bytes)。区段165通常定义为最小的单位， 且在区段165上额外增加一 ECC错误更正位元167。每一页面160将相等于4K Bytes (512 Bytes X 8 区段)。以消费者为导向的快闪储存卡对于价格非常敏感，因此，快闪储存卡的控制器 中通常只有一个最小数量的外部单芯片元件，并不会额外增设外部随机存取记忆体，且 快闪储存卡的控制器内部所预设的随机存取记忆体其容量非常有限。为了节省随机存取 记忆体的储存空间，现今的控制器技术是采用区块为导向进行记忆体管理，这意味着逻 辑实体转译表的每一项目为一区块号码。一区块位址包括有大量资料，例如256kb或 512kb，当资料连续地写入于随机存取记忆体时，其逻辑实体转译表会改变缓慢的。请参阅图lc，为现有快闪储存系统中长驻记忆体(SSD) 100读取及写入的操作示 意图。如图所示，一位址信号200输入于一实体位址解码电路205，以解码出一实体位址 250。实体位址使用23个位元来表示，较低位阶的3个位元(0..2)用以指向页面中的区 段201，较高阶级的6个位元(3..8)用以指向区块中的页面202，下一较高阶级的13个位 元(9..21)用以指向区块203，而最高阶级的位元(22)用以指向芯片位置204。在这例子中，非挥发性快闪随机存取记忆体阵列装置235包括有至少两个非挥 发性快闪随机存取记忆体芯片240/245。实体位址解码电路205产生一实体位址250，该 实体位址250用以辨别在记忆体芯片240/245中的区块242/247是进行读取资料220或写 入资料220。一控制信号210用以提供编码的控制指示，其传送至控制逻辑器215以产生一阵 列控制信号270，非挥发性快闪随机存取记忆体阵列装置235在根据阵列控制信号270读 取资料或写入资料至记忆体芯片240/245。资料220用以提供最新区段资料222，其从非 挥发性快闪随机存取记忆体阵列装置235读取或写入至非挥发性快闪随机存取记忆体阵 列装置235。资料220保存在一页面缓冲器225中，直到资料220被一外部主机电路所读 取或写入至非挥发性快闪随机存取记忆体阵列装置235为止。资料220通过一资料汇流 排260传输于页面缓冲器225与非挥发性快闪随机存取记忆体阵列装置235间。就先前技术而言，SATA界面可对于一磁性硬碟或一光电硬碟进行区段读取或写 入，为了相容于磁性硬碟或光电硬碟，固态硬碟操作于区段层级时也必须能够与SATA界 面进行通信。承上图Ic所示，一更新的的信号区段具有一逻辑区块位址(LBA) 51200。 区段201及页面202所对应的较低阶级位元(0..8)其相同于逻辑及实体位址，并代表一区 块203内部的区段位置。高阶级位元(9..22)的逻辑位址203/204为进入逻辑实体转译表 230的索引值。逻辑实体转译表230中有许多的项目232为区块。在每一项目232中， 最高阶级位元用以指示记忆体芯片240/245进行资料读取、写入或抹除，而项目232的低 阶级位元用以指示其中一个记忆体芯片240/245的实体区块号码。记忆体芯片240中区块(100) 242用以取代记忆体芯片245中该抹除资料的区块 (200)247，并且区块(200) 247从外部电路接收新的区段资料222。再者，区块(100)242 中全部其他的区段也可复制旧的区块(100)242资料，该复制操作的动作也可称为区块的重组。为了达成资料更新的目的，位址信号200被实体位址解码电路205所解码，其最 高阶级位元(9..22)用以指向索引位址，以根据索引位址本文档来自技高网...
【技术保护点】
一种资料储存系统，其特征在于包括有：一非挥发性记忆体阵列装置，包括有数个次阵列，各次阵列包括有数个区块，各区块包括数个次区块，各次区块包括有数个区段，各区段包括有数个位址组的记忆单元；一管理处理器，与该非挥发性记忆体阵列装置进行通信，用以提供一控制信号，以在该非挥发性记忆体阵列装置中对于所选择的该次区块进行程序化、抹除及读取动作；一次区块缓冲器，与该非挥发性记忆体阵列装置及该管理处理器进行通信，接收该控制信号，该次区块缓冲器切分成数个次区块片段以分别暂存该次区块资料，并根据该控制信号以决定从该非挥发性记忆体阵列装置读取该次区块资料或传送该次区块资料至该非挥发性记忆体阵列装置；及一逻辑实体转译表，接收一需求的逻辑次区块位址，转换该逻辑次区块位址为一实体次区块位址，与该管理处理器进行通信并将该实体次区块位址传送至该管理处理器，以确认该非挥发性记忆体阵列装置中一需求次区块的一实体位置；其中，该逻辑实体转译表包括有一快取旗标表，其用以确认目前该次区块缓冲器是否有该需求的逻辑次区块位址。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：雷恩哈德库纳，
申请(专利权)人：二四八固态硬碟有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。