存储器错误处理方法技术

本发明专利技术提供一种存储器错误处理方法，该方法包括：取得一存储器中一失效区的一地址；依据该地址判断出一错误形态；若该错误形态不包括一软错误，则利用冗余技术修复该错误。由于本发明专利技术处理及修复错误的过程被控制在子系统之中，不需要与其他电路进行交握程序（ｈａｎｄｓｈａｋｉｎｇ），因此本发明专利技术可被视为一种单芯片解决方案。

【技术实现步骤摘要】

本专利技术涉及存储器错误。各实施例运用错误检测与纠正技术((ErrorCheckingand Correcting, ECC)以及TC余对于(redundancy row)及TC余歹(redundancy column)修复潜 在错误以及VRT错误。
技术介绍
存储器常发生各种形态的错误。软错误，通常是半导体封包中的α粒子以及环境 中的中子所造成。VRT则发生在当一位时而为弱位时而为强位时，此现象会使装置纵使能够 通过最终测试(例如芯片制造商出厂该装置前所做的测试)，之后仍会不定时的失效。除 了 VRT通常在存储器的固定地址上复发之外，其与软错误有许多相似的现象。由于存储一 位的晶体管上栅极与漏极间的电性短路之故，半导体电路的效能会随时间衰减。存储器中 发生的这些错误会导致潜在失效(latent failure)，而这些潜在失效会使装置在通过测试 而离厂后(例如5到10年后)发生失效。软错误常随机发生，并且不太可能发生在相同的 区域，而VRT及潜在错误则容易发生在相同的区域。烧入测试(Burn-in test)虽可改善潜 在错误的发生，但所费不赀。内容定址存储器(content addressable memory, CAM)的相关作法，会在错误发生 时使用影子存储器(shadow memory)而将内部DRAM重新导向至外部SRAM，但是，由于外部 电路及布局面积之故，影子存储器价格也不便宜。错误检测与纠正法也广泛运用于包括网络系统在内的电子电路当中。在汉 明码(Hemming code)中，若使用32位，可加入额外的6位以进行单错校正(single error correction)，以及加入额外的7位以进行单错校正及双错检测(double error detection)。额外的位则称为ECC或同位位(parity bit)。
技术实现思路
为克服现有技术中的缺陷，本专利技术提供一种，包括取得一 存储器中一失效区的一地址；依据该地址判断出一错误形态；若该错误形态不包括一软错 误，则利用冗余技术修复该错误。本专利技术另提供一种，包括检测位于一存储区域的一错误； 辨识出该错误为一软错误，若该错误首次发生于该存储区域，则将该存储区域的一地址加 入至一列表；以及若该错误发生于该存储区域至少两次，则以一冗余区取代该存储区域。本专利技术另提供一种，包括取得存储器中一失效区的一地址； 若该地址不在软错误地址的列表中，则执行一软错误校正程序；以及若该地址在软错误地 址的列表中，则执行一硬错误校正程序；其中该软错误校正程序包括将该地址加入至该 列表；以下列方法之一修复该失效区在存取该失效区前，以利用该存储器的一应用程序 覆写该存储区域；在存取该失效区前，以利用该存储器的一处理单元安排对该存储器区的 覆写；以及覆写该失效区；以及其中该硬错误校正程序包括以下列方法之一修复该失效区以一冗余行取代具有该失效区的一行；以一冗余字取代具有该失效区的一字；以及以 一冗余列取代具有该失效区的一列。由于本专利技术处理及修复错误的过程被控制在子系统之中，不需要与其他电路进行 交握程序(handshaking)，因此本专利技术可被视为一种单芯片解决方案。附图说明图1为本专利技术的实施例所采用的范例系统100。图2表示一 eDRAM 200，用以说明eDRAM 120-1-1的第一实施例。图 3 表示一 eDRAM 300，作为 eDRAM 120-1-1 的第二实施例。图4表示一 eDRAM 400，其作为eDRAM 120-1-1的第三实施例。图5为依据本专利技术一实施例的一判断流程500。其中，附图标记说明如下120-1 IP 巨集；120-1-1 eDRAM ；120-1-2 冗余引擎；120-1-3 ECC 引擎；120 SoC;120-2 RTL ；120-2-1 BISTR ；120-2-2 失效地址引擎；130 外部 ASIC ；120 eDRAM ；245 存储器库；240 失效行；240-5 失效区域；210 冗余行；210-5 冗余区域；220 区域感测放大器；240-1 失效字；210-1 冗余字；255 冗余存储器库；210 冗余行；410 冗余列；440 失效列；220 区域感测放大器。具体实施例方式下文为介绍本专利技术的最佳实施例。各实施例用以说明本专利技术的原理，但非用以限 制本专利技术。本专利技术的范围当以随附的权利要求项为准。范例系统图1为本专利技术的实施例所采用的范例系统100。系统100包括一单芯片系 统(system-on-chip, SoC) 120、位于 SoC120 外部的一特定应用集成电路(application specific integrated circuit,ASIC) 130，以及其他电路及软件(为简化说明，图未示)。在 一实施例中，系统100包括一网络路由器或一网络切换器，但本专利技术的其他实施例则不限 于特定应用，也可应用于其他系统之中。依照不同的实施例，系统100可用来修复错误，或 令其他单元如SoC120、ASIC130等修复错误。此外，当首次发现错误，或预定于其他适当时 间修复错误时，系统100可用以修复错误该错误。修补错误的方法包括以ECC引擎120-1-3 所计算并提供的数据覆写失效区，或将该失效区中既有数据的逻辑电平翻转。SoC120代表一子系统，其使用eDRAM 120-1-1，而该eDRAM 120-1-1可能存在需要 被修复的错误。一般来说，SoC120包括一复合的电子计算系统，具有可被整合于一芯片的多 个子系统。SoC120的范例元件包括一中央处理器(central processing unit, CPU)、一数 据存储单元(例如存储器)、一 IO控制器、数字或模拟电路(图皆未示)。在一实施例中， SoC120包括一网络封包缓冲器，用以存储、处理并适时提供数据封包。举例而言，本文中的 系统或子系统包括具有智慧能力的计算单元。IP巨集(IP-macro) 120-1 —般来说为一功能区块或一子系统。在图1的实施例 中，由于IP巨集120-1包括eDRAM 120-1-1 (例如存储器)，所以IP巨集120-1可称为存储 器子系统。eDRAM 120-1-1 一般来说包括存储器单元的多个存储器库(bank)。各存储器库包 括多个行、列以及相关电路(例如，感测放大器、字线、位线)等。eDRAM 120-1-1的容量会随 着应用的不同而改变，举例而言，容量可为l、2、4Mb等。存储器单元的一行可被称为一字。 本专利技术的各个实施例分别提供各种机制以即时修复发生于eDRAM 120-1-1的错误(例如软 错误、潜在错误、VRT等)。本文中的eDRAM 120-1-1仅为方便说明，其他存储装置诸如静 态随机存取存储器(SRAM)、快闪存储器(flash)、单次可编程式存储器(one timeprogram, OTP)、多次可编程式存储器(multi-time program,MTP)等等，皆在本专利技术的涵盖范围之内。 eDRAM 120-1-1可适时以同位位而将数据传输至ASIC130。冗余引擎120-1-2用以将存取eDRAM 120-1-1的地址与存储器中已知的失效位置 进行比较，目的在将存本文档来自技高网...

【技术保护点】
一种存储器错误处理方法，包括：取得一存储器中一失效区的一地址；依据该地址判断出一错误形态；若该错误形态不包括一软错误，则利用冗余技术修复该错误。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：戈马克麦克康乃尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]