串口集线器制造技术

本实用新型专利技术提出一种串口集线器，用于为主机提供多个不同波特率的串行接口，包括处理单元和串口数据切换单元。处理单元与主机相连。串口数据切换单元与处理单元相连，并与若干串行端口相连，用于根据处理单元的指令信号切换通讯链路或者设置通讯接口参数，使主机端口与对应串行端口连接。其中，处理单元又进一步包括通用异步收发器和时钟分频器。通用异步收发器与主机相连，用于实现与主机的通信，时钟分频器用于获取不同的采样频率，以满足不同波特率的需求。本实用新型专利技术具有通讯速度快、误码率低、适用范围广的优点。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术 涉及通讯
，特别涉及一种串口集线器。
技术介绍
目前由于电脑的开发日新月异，电脑后端的接口的变化也越来越快。新一代的 电脑，后端仅有一个串口。但是在很多行业中，仅仅有一个串口是远远无法满足需求 的。在这种情况下，为了使一个串口可以连接更多的串口设备，常常使用具有多个 输出端的集线器进行转接，这样就能使一个串口连接多个串口设备。但是，现有的集线 器却无法解决串口通讯中普遍存在一些问题1、由于数据的传输在前后两个设备会存在细微的差异，从而产生误码，特别在 设备全速传输时，误码率会非常高，因而造成现有的串口无法全速运行，这样导致在一 些高可靠性的行业无法使用。2、串口仅支持单一的波特率，这样就使得某些特定的设备无法适用，大大限制 了应用领域。而在一些行业中，如果串口数量不够的话，那么只能淘汰电脑，特定购买指定 的带多个串口的电脑，令每一个设备独立针对一个串口，但是这样就增加了电脑的购置 成本。综上所述，现有的串口集线器存在通讯速度低、误码率高、适用范围小的问 题。
技术实现思路
本技术的目的是提供一种串口集线器，以解决现有的串口集线器存在通讯 速度低、误码率高、适用范围小的问题。本技术提出一种串口集线器，用于为主机提供多个不同波特率的串行接 口，包括处理单元和串口数据切换单元。处理单元与主机相连。串口数据切换单元与处 理单元相连，并与若干串行端口相连，用于根据处理单元的指令信号切换通讯链路或者 设置通讯接口参数，使主机端口与对应串行端口连接。其中，处理单元又进一步包括通 用异步收发器和时钟分频器。通用异步收发器与主机相连，用于实现与主机的通信，时 钟分频器用于获取不同的采样频率，以满足不同波特率的需求。优选的，处理单元为AVR单片机。优选的，处理单元为Atmega48单片机。优选的，所述串口集线器还包括四个串行端口，均与串口数据切换单元相连。优选的，处理单元还包括软件缓存器，与通用异 步收发器相连，用于存储溢出 的数据。优选的，处理单元还包括硬件缓存器，与软件缓存器相连，用于克服软件缓存器对造成的延时。相对于现有技术，本技术的有益效果是1、本技术使电脑主机可以同时连接多个不同的串口设备，可以根据设备需 要来变换波特率，且兼容几乎所有的串口设备，具有很广的适用范围。2、本技术采用了硬件缓存技术与软件缓存技术相结合的技术，可以极大地 降低全速通讯时的误码率，从而可以保证整个设备的全速传输，大大提高了设备的通讯 速率，并使其完全可以应用在高可靠性要求的行业上。3、本技术可以采用AVR单片机等高速器件，可以进一步地提高设备的通讯 速率。附图说明图1为本技术串口集线器的一种实施例架构图；图2为本技术处理单元11的一种实施例电路图；图3为本技术串口数据切换单元的一种实施例电路图。具体实施方式请参见图1，其为本技术串口集线器的一种实施例架构图。此串口集线器包 括处理单元11、串口数据切换单元12和四个串行端口(端口 A、端口 B、端口 C、端口 K)。处理单元11分别连接主机10和串口数据切换单元12，用于处理从主机发送过来的 数据和指令信号，并对串口数据切换单元12进行控制。串口数据切换单元12是一个通 讯链路的矩阵，其分别和四个串行端口相连，用于根据处理单元11的控制信号切换通讯 链路或者设置通讯接口参数，使主机10端口与对应串行端口连接。其中，处理单元11又进一步包括通用异步收发器13、软件缓存器14硬件缓存 器 15 和时钟分频器 16。通用异步收发器 13 (UniversalAsynchronous Receiver Transmitter, UART)分别与主机10与串口数据切换单元12相连，其实现了与主机之间的通讯。软件 缓存器14与通用异步收发器13相连，用于存储溢出的数据。硬件缓存器15分别与软件 缓存器14及通用异步收发器13相连，用于克服软件缓存器对造成的延时。时钟分频器 16用于获取不同的采样频率，以满足不同波特率的需求。当主机10要针对某个外部设备读写时，先将外部设备连接到相应的串行端口， 并通过软件发送指令将主机10端口与对应的串行端口连接到一起，建立通讯链路，然后 才就可以正常通讯了。而处理单元11是整个设备的指令控制中心，它针对从主机10发 送过来的数据，分析为指令还是数据，若为指令则进行相应的操作，切换通讯链路或者 设置通讯接口参数，同时将指令删除，确保数据干净。而串口数据切换单元12则是一个 通讯链路的矩阵，由处理单元11来控制通讯链路的切换。值得注意的是，为了提高数据的传输速度，本技术采用了硬件缓存技术与 软件缓存技术相结合的技术。由于数据在传输过程中，前后两个设备会存在细微的速率 差异，这里的差异就可能会累积起来，导致数据的溢出。因此本技术的串口集线器 在传输数据流时，首先先经过软件缓存器14，将溢出的数据暂时存在软件缓存器14中， 这样就可以保证数据的不丢包。而又由于软件对数据的处理速率和硬件对数据的处理速率是存在差异的，这部分的差异，本技术是通过硬件缓存器15来解决，因为这种速 率差异是不会累加的，所以采用一个硬件缓存器15就可以克服中间的速率差异。通过硬 件缓存技术与软件缓存技术相结合的技术，可以极大地降低本技术的串口集线器在 全速通讯时的误码率，从而可以保证整个设备的全速传输，使其完全可以应用在高可靠 性要求的行业上。另外，由于串口仅支持单一的波特率，因此本技术可以通过处理单元11内 部的时钟分频器16获取不同的采样频率。当不同波特率的外部设备连接到串口集线器 上时，可以通过时钟分频器16分频出不同的波特率，从而使其与外部设备的波特率相匹 配，然后进行采样数据或发送数据。特别的，本技术的处理单元11可以采用AVR单片机。由于AVR单片机采 用增强的RISC (Reduced Instruction Set Computing，精简指令集)结构，使其具有高速处理能力，在一个时钟周期内可执行复杂的指令，每MHz可实现IMIPS的处理能力，使得 本技术的串口集线器可以有很高的通讯速率。请参见图2，其为本技术处理单 元11的一种实施例电路图。此处理单元11采用的是AVR系列的Atmega48单片机，其 中PD5脚和PD6脚连接到串口数据切换单元12，用来输出控制信号。请参见图3，其为本技术串口数据切换单元12的一种实施例电路图。此串 口数据切换单元12采用的是模拟开关CD4052B芯片，其A脚和B脚分别连接处理单元 11，用于接收控制信号来切换通讯链路。其RXl Rx4脚作为信号输入端，通过串行端 口连接外部设备。TXl TX4脚作为信号输出端，连接外部设备。而信号P3.1则连接 到处理单元11。信号TXl连接主机。本技术具有以下优点1、本技术使电脑主机可以同时连接多个不同的串口设备，可以根据设备需 要来变换波特率，且兼容几乎所有的串口设备，具有很广的适用范围。2、本技术采用了硬件缓存技术与软件缓存技术相结合的技术，可以极大地 降低全速通讯时的误码率，从而可以保证整个设备的全速传输，大大提高了设备的通讯 速率，并使其完全可以应用在高可靠性要求的行业上。3、本本文档来自技高网...

【技术保护点】
一种串口集线器，用于为主机提供多个不同波特率的串行接口，其特征在于，包括：　　一处理单元，与主机相连，其又进一步包括：　　一通用异步收发器，其与主机相连，用于实现与主机的通信；　　一时钟分频器，用于获取不同的采样频率；　　一串口数据切换单元，与该处理单元相连，并与若干串行端口相连，用于根据该处理单元的指令信号切换通讯链路或者设置通讯接口参数，使主机端口与对应串行端口连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：林明政，
申请(专利权)人：昆山三泰新电子科技有限公司，
类型：实用新型
国别省市：32