矩阵式二维条码解码芯片制造技术

本实用新型专利技术提供一种矩阵式二维条码解码芯片，包括：数据存储器、至少两个矩阵式二维条码识别模块以及主控逻辑模块；所述主控逻辑模块分别连接所述数据存储器以及至少两个所述矩阵式二维条码识别模块。本实用新型专利技术的矩阵式二维条码解码芯片能保证矩阵式二维条码解码过程快速、顺利地进行。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及条码识别
，特别地，涉及一种矩阵式二维条码解码芯片。
技术介绍
条码技术是在计算机技术与信息技术基础上发展起来的一门集编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码是由平行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码污损后即无法识别。二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较低，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括QR码、Data Matrix码、Maxi Code、Aztec Code、汉信码等。二维条码除具备一维 条码也具有的优点外，同时还具有信息容量大、密度高、具有纠错功能、可表示各种多媒体信息以及多种文字信息、保密防伪性强、解码可靠性高的特点。在矩阵式二维条码进行解码的过程中，通常是利用摄影设备对条码进行拍摄，以获取条码图像，然后对条码图像进行去燥、灰度提取、二值化、码字提取、译码等处理方法。如图1所示，重庆大学提出的中国专利申请第CN200910103378.3号，其公开了一种基于现场可编程门阵列的QR二维条码识别方法及系统，该QR二维条码识别方法包括以下步骤：自适应亮度均衡化；二值化；条码图像定位；条码图像矫正；从背景中提取条码符号信息；根据符号信息进行译码。如图2所示，该专利还公开了一种基于FPGA的矩阵式二维条码识别系统的硬件结构。该系统采用处理器解码方式，通过将NIOS CPU嵌入FPGA芯片内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。该系统采用NIOS II处理器的自定义模块用硬件实现部分复杂算法，以便于在软件程序中调用，还利用C2H工具直接将一些软件程序进行硬件化，以提高系统性能。然而，上述现有技术的QR二维条码识别方法中，在对条码图像进行自适应亮度均衡化和二值化处理过程时，是针对每一个像素点进行自适应亮度均衡化和二值化处理，因此要对每一个像素点的灰度进行调节，并与阈值灰度进行比对，数据计算量很大，降低了系统的处理速度。而且由于该系统是在不知晓条码特征信息(即条码的相关参数，包括条码方向、条码区域尺寸和条码版本、条码畸变系数等信息)的情况下进行二值化处理，可能会造成-->模块错误，即在二值化过程中，由于噪声、畸变等因素的影响，出现模块的深浅状态和设计状态发生倒置的情况，这大大降低条码的识别能力，增加了条码识别的误码率。尤其在条码版本较高，所含模块数量较多的情况下，或者是条码图像分辨率低，曝光质量不佳的情况下，这种方法较难对矩阵式二维条码进行识别。另外，在上述现有技术的矩阵式二维条码识别系统中，用于识别解码的主体仍然是NIOS II处理器，该系统通过处理器调用程序存储器中的解码程序，对条码图像进行处理来实现识别解码。该系统的问题在于：一、处理速度慢，该系统需要在微处理器中写入实现解码算法的一系列程序，单个处理器只能同时针对一种特定类型的条码格式进行解码处理，处理器在一个时钟周期只能处理一个操作，软件处理也决定了解码流程的单流程特性，较难实现对条码图像的流水线作业和并行处理，处理速度较慢；二、使用成本高，由于解码算法较为复杂，因此需要使用高端的处理器(如32位处理器)实现以上算法，需要NIOS II处理器以及硬件加速电路相配合，这样会造成系统成本高昂；三、系统复杂，集成难度大，功耗高，不易于便携应用。因此，针对现有技术存在的以上不足，亟需提供一种矩阵式二维条码解码芯片，使得能保证解码过程快速、顺利地进行。
技术实现思路
针对现有技术存在的处理速度慢、错误发生机率较大等不足，本技术提供一种矩阵式二维条码解码芯片，能保证矩阵式二维条码解码过程快速、顺利地进行。本技术提供一种矩阵式二维条码解码芯片，包括：数据存储器、至少两个矩阵式二维条码识别模块以及主控逻辑模块；所述主控逻辑模块分别连接所述数据存储器以及至少两个所述矩阵式二维条码识别模块。本技术的矩阵式二维条码解码芯片采用硬件流水线结构，通过硬件逻辑实现对条码图像的识别解码，由于硬件流水线结构适于对条码图像进行 流水线作业和并行处理，因此处理速度很快。相对于现有技术的处理器解码技术而言，本技术的矩阵式二维条码识别模块采用全硬件结构，无需处理器参与解码，芯片结构相对于处理器而言结构更为简化、面积更小、功耗更低、成本更低、易于集成，容易实现便携应用。可以方便地与物联网技术相结合，为条码技术的应用提供了更为广阔的发展空间。【附图说明】图1是现有技术的一种矩阵式二维条码识别方法的流程图。图2是图1所示的矩阵式二维条码识别方法的硬件结构图。图3是各种矩阵式二维条码的条码符号图形示意图。图4至图8是各种矩阵式二维条码的条码符号图形的功能示意图。图9是本技术的矩阵式二维条码解码芯片的硬件逻辑架构的示意框图。图10是根据本技术的矩阵式二维条码识别模块的解码方法的处理流程图。图11是根据本技术的矩阵式二维条码识别模块的第一实施方式的结构示意图。图12是根据本技术的矩阵式二维条码识别模块的第一实施方式中校正特征-->获取单元的第一种校正点获取结构的示意图。图13是根据本技术的矩阵式二维条码识别模块的第一实施方式中模块信息处理单元的结构示意图。图14是根据本技术的矩阵式二维条码识别模块的第一实施方式中模块信息处理单元的转换原理示意图。图15是根据本技术的矩阵式二维条码识别模块的第二实施方式的 结构示意图。图16是根据本技术的矩阵式二维条码识别模块的第二实施方式中校正特征获取单元的第二种校正点获取结构的示意图。【具体实施方式】有关本技术的特征及
技术实现思路
，请参考以下的详细说明与附图，附图仅提供参考与说明，并非用来对本技术加以限制。为使本领域技术人员更易于理解本技术的
技术实现思路
，提供以下条码术语的参考与说明，其中部分条码术语是根据中华人民共和国国家标准GB/T 12905-2000而来，并非用于对本技术加以限制。条码符号：某种条码定义的表示信息的条、空组合形式或模块的组合形式。码字：码字表示源数据向条码符号转换的中间值。一种符号的码字数决定了该条码符号的所有符号的数量。数据码字：数据码字表示数据符号的值。纠错码字：纠错码字表示纠错符号的值。模块：矩阵式二维条码中的一个最小独立单元，代表一位二进制数据。功能图形：矩阵式二维条码符号中用于符号定位与特征识别的特定图形。功能图形包括探测图形、定位图形、校正图形等。探测图形：矩阵式二维条码符号图形中，用于在条码图本文档来自技高网...

【技术保护点】
１．一种矩阵式二维条码解码芯片，其特征在于，包括：数据存储器、至少两个矩阵式二维条码识别模块以及主控逻辑模块；所述主控逻辑模块分别连接所述数据存储器以及至少两个所述矩阵式二维条码识别模块。

【技术特征摘要】
1.一种矩阵式二维条码解码芯片，其特征在于，包括：数据存储器、至少两个矩阵式二维条码识别模块以...

【专利技术属性】
技术研发人员：孙亚力，陈文传，郭栋，杨韬，
申请(专利权)人：福建新大陆电脑股份有限公司，
类型：实用新型
国别省市：35[]