Cholesky decomposition FPGA to solve the least-squares problem to achieve device based on Cholesky decomposition of FPGA involves solving the least squares problem to achieve device based on suitable for solving least squares problems, solve the calculation efficiency can not meet the real-time PC and embedded applications, it includes a matrix input interface module, module decomposition and solution module to output request matrix input interface module is connected at the input end of the output module decomposition, decomposition module is connected with the input end solution module, to meet the real-time, low power consumption and embedded application.
【技术实现步骤摘要】
本专利技术涉及基于Cholesky分解解决最小二乘问题的FPGA实现装置。
技术介绍
求解线性方程组的解的问题可以看作最小二乘问题的求解，目前，主要在冯 诺依 曼结构的PC机上实现，PC机的计算效率不能满足实时和嵌入式应用的需求；采用ASIC (专 用集成电路)的方法可以提高运算效率，但是适用性差，且成本较高。
技术实现思路
本专利技术的目的是为了解决现有PC机的计算效率不能满足实时和嵌入式应用的问 题，提供一种基于Cholesky分解解决最小二乘问题的FPGA实现装置。基于Cholesky分解解决最小二乘问题的FPGA实现装置，它包括待求矩阵输入接 口模块6、分解模块1和求解模块2，待求矩阵输入接口模块6的输出端连接在分解模块1 的输入端，分解模块1的输出端连接在求解模块2的输入端。利用FPGA实现256维矩阵的改进Cholesky分解的运算时间与PC机平台实现同 一矩阵的改进Cholesky分解的对比实验情况如下表所示权利要求1.基于Cholesky分解解决最小二乘问题的FPGA实现装置，其特征是它包括待求矩阵 输入接口模块(6)、分解模块(1)和求解模块O)，待求矩阵输入接口模块(6)的输出端连 接在分解模块(1)的输入端，分解模块(1)的输出端连接在求解模块O)的输入端。2.根据权利要求1所述基于Cholesky分解解决最小二乘问题的FPGA实现装置，其特 征在于分解模块(1)包括PE_D模块(3)、多个PE_L运算模块G)、多个分解结果产生模块 Lij (15)、控制模块(7)和开关模块(8)，待求矩阵输入接口模块(6)的输出端连接在PE_D 模...
【技术保护点】
１．基于Ｃｈｏｌｅｓｋｙ分解解决最小二乘问题的ＦＰＧＡ实现装置，其特征是它包括待求矩阵输入接口模块（６）、分解模块（１）和求解模块（２），待求矩阵输入接口模块（６）的输出端连接在分解模块（１）的输入端，分解模块（１）的输出端连接在求解模块（２）的输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：彭宇，刘大同，乔立岩，王少军，刘琦，仲雪洁，王建民，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：93
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。