半导体封装结构制造技术

本发明专利技术关于一种半导体封装结构，其包括一基板、至少一芯片、数个导电组件、数个第一导体及一封胶材料。该基板具有数个第一焊垫及一防焊层。这些第一焊垫的材质为铜。该防焊层直接接触这些第一焊垫，且具有至少一开口以显露部分这些第一焊垫。这些导电组件电性连接该芯片及该基板。这些第一导体位于这些第一焊垫上。该封胶材料位于该基板的第一表面上，且包覆该芯片、这些导电组件及部分这些第一导体。藉此，该防焊层与这些第一焊垫直接接触，而具有较佳的结合力，可避免这些第一导体渗入该防焊层及这些第一焊垫的接口，进而导致这些第一导体桥接的问题。

Semiconductor packaging structure

The invention relates to a semiconductor encapsulation structure, which comprises a substrate, at least a chip, a plurality of conductive components, a plurality of first conductors and a sealing material. The substrate has a number of first pads and a solder resist. The first pads are made of copper. The solder resist layer is in direct contact with the first pad and has at least one opening to expose the portion of the first pad. The conductive components are electrically connected to the chip and the substrate. These first conductors are located on the first pads. The sealant material is located on the first surface of the substrate and covers the chip, the conductive components, and portions of the first conductors. Therefore, direct contact with the solder layer and the first pad, and the binding force is better, can avoid the first conductor into the solder mask layer and the first pad interface, which led to the first conductor bridge problem.

【技术实现步骤摘要】

本专利技术关于一种半导体封装结构，详言之，关于一种可防止焊料桥接的半导体封 装结构。
技术介绍
参考图1至图4，显示已知半导体封装结构的制造方法的示意图。参考图1，提供 一基板11，该基板11具有一第一表面111、一第二表面112、数个第一焊垫113、数个第二焊 垫114、一镍金镀层115及一防焊层116。这些第一焊垫113显露于该第一表面111，这些第 二焊垫114显露于该第二表面112，该镍金镀层115形成于该第一焊垫113整个上表面上。 该防焊层116直接接触该镍金镀层115，且具有至少一开口以显露部分这些镍金镀层115。 接着，附着一芯片12至该基板11，且形成数个导电组件(例如数个条导线13)以电性连接 该芯片12及该基板11的第一表面111。之后，形成数个第一导体(例如数个第一焊球14) 于该镍金镀层115上。参考图2，形成一封胶材料15于该基板11的第一表面111上，以包覆该芯片12、 这些导线13及这些第一焊球14。参考图3，形成数个第二焊球16于这些第二焊垫114上， 并回焊这些第二焊球16。参考图4，去除该封胶材料15的一外围区域的一部分，使得该封 胶材料15具有至少二高度，且暴露出这些第一焊球14的一端，而制成该已知半导体封装结 构1。该已知半导体封装结构1的缺点如下。首先，该防焊层116直接接触该镍金镀层 115，然而该防焊层116与该镍金镀层115间的结合力不佳，故该防焊层116及该镍金镀层 115之间容易产生脱层的问题。此外，位于该镍金镀层115上的这些第一焊球14被该封胶 材料15所包覆，而在回焊这些第二焊球16时，这些第一焊球14也同时受高温影响而膨胀。 此时，这些第一焊球14向邻近组件挤压，而扩散至结合力不佳的该防焊层116及该镍金镀 层115间的接口，最后，导致这些第一焊球14产生桥接，如图3至图5的区域A所示，而降 低良率。因此，有必要提供一种半导体封装结构，以解决上述问题。
技术实现思路
本专利技术提供一种半导体封装结构。该半导体封装结构包括一基板、至少一芯片、数 个导电组件、数个第一导体及一封胶材料。该基板具有一第一表面、一第二表面、数个第一 焊垫及一防焊层。这些第一焊垫显露于该第一表面，且其材质为铜。该防焊层直接接触这些 第一焊垫，且具有至少一开口以显露部分这些第一焊垫。该芯片附着至该基板。这些导电 组件电性连接该芯片及该基板。这些第一导体位于这些第一焊垫上。该封胶材料位于该基 板的第一表面上，且包覆该芯片、这些导电组件及这些第一导体。该封胶材料具有一第一顶 面及一第二顶面，该第一顶面及该第二顶面具有不同高度，且暴露出这些第一导体的一端， 其中该暴露出的这些第一导体的顶面与该封胶材料的第二顶面位于同一平面。本专利技术更提供一种半导体封装结构。该半导体封装结构包括一基板、至少一芯片、 数个导电组件、数个第一导体及一封胶材料。该基板具有一第一表面、一第二表面、数个第 一焊垫及一防焊层。这些第一焊垫显露于该第一表面，且其材质为铜。该防焊层直接接触这 些第一焊垫，且具有至少一开口以显露部分这些第一焊垫。该芯片附着至该基板。这些导 电组件电性连接该芯片及该基板。这些第一导体位于这些第一焊垫上。该封胶材料位于该 基板的第一表面上，且包覆该芯片、这些导电组件及部分这些第一导体。该封胶材料具有一 第一表面及数个盲孔，这些盲孔开口于该封胶材料的第一表面，且暴露部分这些第一导体。藉此，该防焊层与这些第一焊垫直接接触，而具有较佳的结合力，可避免这些第一 导体渗入该防焊层及这些第一焊垫的接口，进而导致这些第一导体桥接的问题。附图说明图1至图4显示已知半导体封装结构的制造方法的示意图；图5显示图4的局部放大照片图；图6显示本专利技术半导体封装结构的第一实施例的剖面示意图；及图7显示本专利技术半导体封装结构的第二实施例的剖面示意图。具体实施例方式参考图6，显示本专利技术半导体封装结构的第一实施例的剖面示意图。该半导体封 装结构2包括一基板21、至少一芯片22、数个导电组件(例如数个条导线23)、数个第一导 体(例如数个第一焊球24)、一封胶材料25及数个第二焊球26。该基板21具有一第一表 面211、一第二表面212、数个第一焊垫213、数个第二焊垫214、一防焊层216及一抗氧化层 217。这些第一焊垫213显露于该第一表面211，且其材质为铜。这些第二焊垫214显露 于该第二表面212。该防焊层216直接接触这些第一焊垫213，且具有至少一开口以显露部 分这些第一焊垫213。该抗氧化层217位于该防焊层216的开口所显露的第一焊垫213上。 亦即，该抗氧化层217并未完全覆盖该第一焊垫213的整个上表面。在本实施例中，该抗氧 化层217为一镍金镀层(Ni/Au Plating Layer)。然而，在其它应用中，该抗氧化层217可 为有机保焊剂(Organic Solderability !Preservative，0SP)，则该抗氧化层217不存在于 最终结构。藉此，可避免这些第一焊垫213接触空气后氧化，而降低其良率。该芯片22附着至该基板21。在本实施例中，该芯片22黏附于该防焊层216上。 在本专利技术中，该芯片22不限于任何形式的芯片。这些导线23电性连接该芯片22及该基板 21。这些第一焊球M位于这些第一焊垫213上，较佳地，这些第一焊球M为半球状。这些 第二焊球沈位于这些第二焊垫214上。该封胶材料25位于该基板21的第一表面211上，且包覆该芯片22、这些导线23及 这些第一焊球对。该封胶材料25具有一第一顶面251及一第二顶面252，该第一顶面251 及该第二顶面252具有不同高度，且暴露出这些第一焊球M的一端，其中该暴露出的这些 第一焊球M的顶面与该封胶材料25的第二顶面252位于同一平面。该封胶材料25具有一第一高度H1及一第二高度H2，该第一高度H1为该第一顶面 251至该防焊层216的高度，该第二高度吐为该第二顶面252至该防焊层216的高度，且该第一高度H1大于该第二高度H2。参考图7，显示本专利技术半导体封装结构的第二实施例的剖面示意图。该半导体封 装结构3包括一基板31、至少一芯片32、数个导电组件(例如数个条导线33)、数个第一导 体(例如数个第一焊球34)、一封胶材料35及数个第二焊球36。该基板31具有一第一表 面311、一第二表面312、数个第一焊垫313、数个第二焊垫314、一防焊层316及一抗氧化层 317。这些第一焊垫313显露于该第一表面311，且其材质为铜。这些第二焊垫314显露 于该第二表面312。该防焊层316直接接触这些第一焊垫313，且具有至少一开口以显露部 分这些第一焊垫313。该抗氧化层317位于该防焊层316的开口所显露的第一焊垫313上， 较佳地，该抗氧化层317为有机保焊剂(Organic SolderabilityPreservative, 0SP)或一 镍金镀层(Ni/Au Plating Layer) 0藉此，可避免这些第一焊垫313接触空气后氧化，而降 低其良率。该芯片32附着至该基板31。在本实施例中，该芯片32黏附于该防焊层316上。 在本专利技术中，该芯片32不限于任何形式的芯片。这些导线33电性连接该芯片32及该基板 31本文档来自技高网...

【技术保护点】
１．一种半导体封装结构，包括：一基板，具有一第一表面、一第二表面、数个第一焊垫及一防焊层，这些第一焊垫位于该第一表面，且其材质为铜，该防焊层直接接触这些第一焊垫，且具有至少一开口以显露部分这些第一焊垫；至少一芯片，附着至该基板；数个导电组件，电性连接该芯片及该基板；数个第一导体，位于这些第一焊垫上；及一封胶材料，位于该基板的第一表面上，且包覆该芯片、这些导电组件及这些第一导体，该封胶材料具有一第一顶面及一第二顶面，该第一顶面及该第二顶面具有不同高度，且暴露出这些第一导体的一端，其中该暴露出的这些第一导体的顶面与该封胶材料的第二顶面位于同一平面。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱吉植，翁承谊，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]