具有自我测试功能的存储器制造技术

本发明专利技术披露了一种具有自我测试功能的存储器，包含一测试单元、一存储单元与一比对模块。测试单元产生一测试读取讯号；存储单元的一第一储存区块储存一储存数据，并依据测试读取讯号输出储存数据，第二储存区块储存对应储存数据的一比对特征值；比对模块依据存储单元输出的储存数据而产生一测试特征值，并比对测试特征值与比对特征值而输出一测试结果，以判断存储单元是否正确。如此，本发明专利技术藉由存储单元分割二个储存区块，以分别储存储存数据与比对特征值，而达到节省测试时间、成本与避免耗费硬件数据。

Memory with self test function

The invention discloses a memory with self testing function, comprising a test unit, a storage unit and a comparison module. The test unit generates a read test signal; a first storage unit stores a block of memory for storing data, and on the basis of reading test signal output data storage, a second storage storage storage corresponding to a comparison of characteristic data value; a test characteristic value comparison module according to the output storage unit storing data, and comparing the test value and characteristics comparison of characteristic value and output the test results to determine whether the correct storage unit. Thus, the invention saves the storage time and the cost and saves the hardware data by dividing the storage blocks into two storage blocks to store the stored data and the corresponding characteristic values respectively.

【技术实现步骤摘要】

本专利技术涉及一种存储器，特别是涉及一种具有自我测试功能的存储器。
技术介绍
由于现今存储器的容量大小不断地增加，导致在测试存储器上所花费的时间亦随 着增加。测试时间增加对于存储器制造商而言是一种额外成本。因此，有效测试存储器的 能力不仅对于确保存储器工作正常很重要，而且对于节约成本亦很重要。现今业者泛用内建自我测试(Built In Self Test，BIST)技术在所属
中 被用来测试存储器是否正常。在一般存储器内建自我测试(Memory Built In Self Test, MBIST)架构中，可藉由一内建自我测试电路测试存储器，其中该内建自我测试电路可将一 系列模式(pattern，或称为「字符串型」)提供给该存储器(例如，行军式测试(march test) 或棋盘式模式(Checkerboard pattern)).然后该内建自我测试电路比较输出与一期望响 应。因为所述模式具有高度规则性，因此使用比较器可直接比较来自所述存储器的所述输 出与参考数据，以确保来自该存储器的一错误响应将被标记为一测试失败。一些现有技术已揭露于美国2004/0193984公开号以及美国第6，564，348专利号 等文件。然而，一般传统的内建自我测试电路测试一只读存储器时，都是利用压缩技术将 只读存储器内的大量储存数据压缩成一测试特征值，并将该测试特征值预先储存于芯片的 数字电路中，于量产测试时，将该测试特征值读出并与预先储存于数字电路中的比对特征 值进行比较。然而，在验证的过程中发现需要更改只读存储器内的储存数据时，则必须重新 布局(layout)修改芯片的数字电路中的预存值，始能对应更改储存于芯片的数字电路的 比对特征值。如此，上述传统技术将需要耗费有限的硬件资源(须要额外的芯片的数字电 路预先储存该比对特征值)与工程设计(例如芯片设计变更)的时间。因此，如何针对上述问题而提出一种新颖具有自我测试功能的存储器，不仅可避 免耗费有限的硬件资源，并可缩短其工程时间与测试时间，始可解决上述的问题。
技术实现思路
本专利技术的目的之一，在于提供一种具有自我测试功能的存储器，其藉由一存储单 元分割二个储存区块，以分别储存一储存数据与一比对特征值，而达到节省测试时间、成本 与避免耗费硬件数据。本专利技术的目的之一，在于提供一种具有自我测试功能的存储器，其藉由第二储存 区块是位于存储单元20的储存地址的一最后地址，以缩短修改存储器的时间，进而增加修 改存储器的效率。本专利技术的具有自我测试的存储器包含一测试单元、一存储单元、一压缩单元与一 比对单元。测试单元产生并输出一测试读取讯号；存储单元具有一第一储存区块与一第二 储存区块，第一储存区块储存一储存数据，并依据测试读取讯号输出储存数据，第二储存区块储存对应储存数据的一比对特征值；压缩单元压缩储存数据而产生一测试特征值；比较 单元比对测试特征值与比对特征值而输出一比对结果，以依据比较结果而得知该存储器是 否正常。如此，本专利技术可达到节省测试时间、成本与避免耗费硬件数据。附图说明图1为本专利技术的一较佳实施例的方块图；以及图2为本专利技术的另一较佳实施例的方块图。附图符号说明本专利技术10测试单元100控制单元102讯号产生单元20存储单元200第一储存区块202第二储存区块30比较模块300压缩单元302比较单元40切换单元具体实施例方式为使对本专利技术的结构特征及所实现的功效有更进一步的了解与认识，现以较佳的 实施例及配合详细的说明，说明如后。请参阅图1，图1为本专利技术的一较佳实施例的方块图。如图所示，本专利技术的具有自 我测试功能的存储器包含一测试单元10、一存储单元20、与一比较模块30。测试单元10用 以产生一测试读取讯号，并输出测试读取讯号至存储单元20，一实施例，测试单元10可为 一存储器内建自我测试电路(Memory Built In Self Test，MBIST)，若该存储器为ROM存 储器时，则该测试单元10为一 ROM存储器内建自我测试电路(ROM BIST)。另一实施例，该 测试单元10包含一控制单元100与一讯号产生单元102。控制单元100用以产生一控制 讯号，并将控制讯号传送至讯号产生单元102，讯号产生单元102接收到控制讯号后，则产 生测试读取讯号(pattern signal) 0 一实施例，该讯号产生单元102为一模式信号产生器 (pattern generator)0存储单元20包含了一第一储存区块200与一第二储存区块202。第一储存区 块200用以储存一储存数据，第二储存区块202用以储存对应该储存数据的一比对特征值 (Signature)，存储单元20接收到测试读取讯号后，则依据该读取测试讯号而输出储存数 据与比对特征值于比对模块30。其中，该第一储存区块200用以输出该储存数据，该第二储 存区块202用以输出该比对特征值(signa ture) 0比对模块30依据存储单元20的第一 储存区块200所储存的储存数据而产生一测试特征值，之后，比对模块30比对测试特征值 与比对特征值，而产生一测试结果，以判断存储单元20的第一储存区块200所储存的储存数据是否正确。如此，本专利技术是藉由将存储单元20分割成第一储存区块200与第二储存区 块202，以分别储存储存数据与比对特征值，而避免当储存数据需要修正时，需要修改储存 于不同位置的储存数据与比对特征值，以达到节省测试时间、成本与避免耗费硬件数据。此外，本专利技术的具有自我测试功能的存储器的比对模块30包含一压缩单元300 与一比较单元302。压缩单元300是压缩储存数据而产生测试特征值，其中，本实施的压 缩单元300的一较佳实施例可为一多输入特征值寄存器(Multiple Input Signature Register, MISR)。比较单元302比对测试特征值与比对特征值而产生测试结果，以判断存 储单元20的第一储存区块200所储存的储存数据是否正确，即本专利技术的比较单元302比对 测试特征值与比对特征值是否相同，而判断存储单元20的第一储存区块200所储存的储存 数据是否正确，也就是，当压缩单元300产生的测试特征值不相同于比对特征值时，则表示 存储单元20所储存的储存数据错误；当压缩单元300产生的测试特征值相同于比对特征值 时，则表示存储单元20所储存的储存数据是正确的。再者，由于本专利技术的存储单元20为一只读存储器(Read On Memory, ROM)，所以， 当因各种因素而需要修改存储单元20内的储存数据时，则需要对应修改比对特征值，再加 上存储单元20为一只读存储器，因为本专利技术是将存储单元20分割为第一储存储存区块200 与第二储存区块202，以分别储存该储存数据与比对特征值，换言之，使该储存数据与该比 对特征值可储存于同一个存储单元20，而在需要修改存储单元20所储存的储存数据，可同 时对应储存数据修改比对特征值，以达到节省测试时间、成本与避免耗费硬件数据。承上所述，本专利技术的存储单元20的第二储存区块202可位于该存储单元20的储 存地址的特定地址(例如最后地址)，使在需要修改存储单元20的第一储存区块200所 储存的储存数据，而方便对应修改存储单元20的第二储存区块202所储存的比对特征值本文档来自技高网...

【技术保护点】
１．一种具有自我测试功能的存储器，其包含：一测试单元，产生一测试读取讯号；一存储单元，耦接该测试单元，该存储单元区分成一第一储存区块与一第二储存区块，该第一储存区块储存一储存数据，并依据该测试读取讯号输出该储存数据，该第二储存区块储存对应该储存数据的一比对特征值；一比对模块，耦接该存储单元，依据该存储单元输出的该储存数据，产生一测试特征值，并比对该测试特征值与该比对特征值而输出一测试结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭硕芬，李日农，巫松洸，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]