An insulated gate semiconductor device includes a semiconductor substrate (10), a channel region (13), a floating region (18), an emission polar region (14), a main body region (15), a hole blocking layer (19), and an emitter electrode (21). The channel region (13) and the floating zone (18) are repeatedly provided so that at least one floating zone (18) is located between adjacent channel regions (13). The emission polar regions (14) and the body region (15) are located in the surface portions of each channel region (13). The main body area (15) is deeper than the emission polar region (14). The hole blocking layer (19) is located in each of the floating zones (18) to divide the floating area (18) into a first zone (18a) and a second zone (18B). The emitter electrode (21) is electrically connected to the emitter (14) and the first area (18a).
【技术实现步骤摘要】
本专利技术涉及一种绝缘栅极半导体器件。
技术介绍
例如在JP 2007-13224A、对应于 JP 2004-95954A 的 US 2004/0094798、对应于 JP 7-58332A 的 US 5，489，787、JP 2007-266134A 以及 JP 4366938 中公开了作为转换器的开 关器件的绝缘栅极半导体器件(即，IGBT)。具体而言，在JP 2007-13224A中，在高阻抗N型基极层中以一定间隔形成沟槽，以 将主核与虚设核彼此隔离开。沟槽具有沟槽栅极结构。在主核中，在N型基极层上形成P 型基极层，并且在P型基极层上形成N型发射极层。此外，在虚设核中，在N型基极层上形 成P型缓冲层。主核中的P型基极层和N型发射极层通过发射极电极彼此接触。在虚设核 中的P型缓冲层上形成缓冲电极。缓冲电极通过缓冲电阻器电连接至发射极电极。因而，虚设核中的P型缓冲层通 过缓冲电阻器而发射极-接地，使得能够实现低的开关损耗。在US 2004/0094798中，在N+型衬底上形成N—型外延区，并且在N—型外延区上形 成P型基极区。形成从P型基极区的表面到N—型外...
【技术保护点】
１．一种具有ＩＧＢＴ元件的绝缘栅极半导体器件，包括：具有第一表面（１０ａ）的第一导电类型的半导体衬底（１０）；所述衬底（１０）的第一表面侧上的多个第二导电类型的沟道区（１３）；所述衬底（１０）的所述第一表面侧上的多个第二导电类型的浮置区（１８），每个浮置区距离所述半导体衬底（１０）的所述第一表面（１０ａ）具有预定的深度；每个沟道区（１３）的表面部分中的第一导电类型的发射极区（１４）；每个沟道区（１３）的所述表面部分中的第二导电类型的主体区（１５），所述主体区（１５）深于所述发射极区（１４）；每个浮置区（１８）中的第一导电类型的空穴阻止层（１９），用于在所述浮置区（１８）的所...
【技术特征摘要】
...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。