一种基于Cordic算法的数字锁相环制造技术

本发明专利技术公开了一种基于Cordic算法的数字锁相环。该数字锁相环包括：一用于实现输出正弦信号的锁相环算法的控制器；所述控制器中设有：一测频模块，用于对参考时钟输入信号进行分段测频；一鉴频鉴相器，用于将参考时钟输入信号与反馈信号作比较；一数字滤波器，用于将鉴频鉴相器的输出信号平均化；及一振荡器，用于接收测频模块输出的测频结果，产生与参考时钟输入信号同频的输出信号；并且接收并调节数字滤波器的输出信号的相位与参考时钟输入信号同步；及一位于反馈回路的正弦波整形模块，用于将正弦信号转换为方波信号。与现有技术相比，本发明专利技术输出与参考时钟信号同步的数字正弦信号，便于在数字信号处理中使用。

【技术实现步骤摘要】

本专利技术涉及一种数字锁相环，尤其是涉及一种输出正弦信号的数字锁相环。
技术介绍
锁相环(Phase-locked Loop，PLL)是一种利用反馈控制原理实现的频率和相位同步的技术，其作用是将电路的输出时钟与其外部的参考时钟保持同步。当参考时钟频率或者相位发生变化时，锁相环可以检测到这种变化，并通过压控振荡器调节输出频率，直到两者重新同步。锁相环技术在通信、导航、广播与电视通信、仪器仪表测量、数字信号处理及国防技术等领域中都得到广泛应用。锁相环可以分为模拟锁相环和数字锁相环，相对而言数字锁相环的优点多，性能稳定、误差小。如图1所示，现有技术的锁相环电路，包括由鉴相器、环路滤波器、压控振荡器(VCO)和分频器组成的一个反馈回路。鉴相器用于检测出参考时钟输入和反馈信号的相位差。环路滤波器一般为低通滤波器，其作用是将鉴相器输出的含有纹波的信号平均化。压控振荡器是一种频率可变的振荡器，根据输入的直流信号控制振荡频率，其给出的信号一部分作为输出，另一部分通过分频器分频后，再输出到鉴相器与参考时钟输入进行相位比较。为保持频率不变，要求相位差不发生改变，若相位差有变化，则PLL IC的电压输出本文档来自技高网...

【技术保护点】
一种基于Ｃｏｒｄｉｃ算法的数字锁相环，其特征在于其包括：一用于实现输出正弦信号的锁相环算法的控制器；所述控制器中设有：一测频模块，用于对参考时钟输入信号进行分段测频；一鉴频鉴相器，用于将参考时钟输入信号与反馈信号作比较；一数字滤波器，用于将鉴频鉴相器的输出信号平均化；及一振荡器，用于接收测频模块输出的测频结果，产生与参考时钟输入信号同频的输出信号；并且接收并调节数字滤波器的输出信号的相位与参考时钟输入信号同步；以及一位于反馈回路的正弦波整形模块，用于将正弦信号转换为方波信号。

【技术特征摘要】
1.一种基于Cordic算法的数字锁相环，其特征在于其包括：一用于实现输出正弦信号的锁相环算法的控制器；所述控制器中设有：一测频模块，用于对参考时钟输入信号进行分段测频；一鉴频鉴相器，用于将参考时钟输入信号与反馈信号作比较；一数字滤波器，用于将鉴频鉴相器的输出信号平均化；及一振荡器，用于接收测频模块输出的测频结果，产生与参考时钟输入信号同频的输出信号；并且接收并调节数字滤波器的输出信号的相位与参考时钟输入信号同步；以及一位于反馈回路的正弦波整形模块，用于将正弦信号转换为方波信号。2.根据权利要求1所述的基于Cordic算法的数字锁相环，其特征在于：所述控制器为可编程逻辑器件。3.根据权利要求1所述的基于Cordic算法的数字锁相环，其特征在于：所述正弦信号为数字正弦信号。4.根据权利要求3所述的基于C...

【专利技术属性】
技术研发人员：王自鑫，何振辉，蔡志岗，胡庆荣，徐辉，
申请(专利权)人：中山大学，
类型：发明
国别省市：81