一种I2C总线接口电路模块制造技术

本实用新型专利技术涉及一种I2C总线接口电路模块。所述I2C总线接口电路模块包括总线二级缓冲输入单元、总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元、缓冲输出单元和状态机单元。本实用新型专利技术的有益效果：相对于现有I2C总线接口电路模块，本实用新型专利技术能够有效的保证I2C总线接口电路模块与可读写的寄存器组模块的兼容，同时针对本实用新型专利技术提供的I2C总线格式进行设计的状态机单元能够保证I2C总线接口电路完美应用于可重构多模多频段移动数字电视射频前端芯片。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于电子电路
，具体涉及可重构射频前端芯片内的电路模块。
技术介绍
随着通信和信息技术的迅猛发展，人类获取信息的发展趋势正在由固定走向移 动，由语音走向多媒体。移动数字电视针对的是一个特殊的群体-移动人群。其受众是在 移动的交通工具上(如私家车、公交车、出租车等)、高端消费人群，提供随时随地无处不在 的数字电视移动多媒体服务。目前，能够在移动环境向大量观众提供多媒体内容的网络架构主要有三种移 动通信网络0.5G/3G)、无线局域网(WLAN)、地面数字广播网络。支持地面数字广播网络 的标准主要有一下几种，欧洲DVB (数字视频广播)组织已经正式发布了为通过地面数 字电视广播网络向便携/手持终端提供多媒体业务所专门制定的DVB-H标准(Digital VideoBroadcasting Hand held)；韩国在欧洲厂商开发的尤里卡147数字音频广播 DAB(DigitalAudio Broadcasting)系统的基础上做了一些修改，推出了 T-DMB(Terrestri al-DigitalMultimedia Broadcasting)地面数字多媒体广播标准；我国推出了自主知识产 权的CMMB(China Mobile Multimedia Broadcasting)手机电视标准，使这一领域的竞争更 为激烈。用于移动数字电视的射频前端芯片主要包括增益可变低噪声放大器模块、信道带 宽可编程信道滤波器模块、基带增益可编程放大器模块、小数N频率综合器模块、射频自动 增益控制模块和基带自动增益控制模块；为了实现射频前端芯片内部的各个模块的可控制 和可编程，射频前端芯片还包括寄存器组模块和接口电路模块用以实现射频前端芯片的数 字逻辑控制。现有的射频前端芯片内没有明确统一的接口电路，数据通信的接口电路采用不同 的协议实现，如I2C，SPI，SCI等协议(I2C即I2C,全称Inter-Integrated Circuit，本文中 为了便于出版，统一简称为I2C)。另一方面，针对不同的应用，现有的基于I2C协议的接口 电路(以下简称I2C总线接口电路)的设计方法也多不相同。特别地，当射频前端芯片为 可重构多模多频段移动数字电视射频前端芯片(以下简称可重构射频前端芯片)时，由于 接口电路模块需要连接到一个具有读写功能的寄存器组模块上，如果将现有的I2C总线接 口电路模块直接应用在可重构射频前端芯片上，会产生如下问题1.现有的I2C总线接口 电路模块的输入输出端口与可重构射频前端芯片当中的寄存器组模块的输入输出端口不 一致。2.现有的I2C总线接口电路模块的输入输出端口与可重构射频前端芯片外部的输入 输出端口不一致。3.现有的I2C总线接口电路模块的I2C时序不能满足可重构射频前端芯 片当中I2C总线格式的时序要求。
技术实现思路
本技术的目的是为了克服现有的I2C总线接口电路模块应用于可重构射频前端芯片时产生的上述各种问题，提出了一种I2C总线接口电路模块。为了实现上述目的，本技术的技术方案提供了一种I2C总线接口电路模块， 包括总线二级缓冲输入单元、总线开始/停止信号检测单元、时钟总线同步单元、输入数据 串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单 元、主机响应检测单元、缓冲输出单元和状态机单元。其特征在于所述总线二级缓冲输入单元分别与总线开始/停止信号检测单元和时钟总线同 步单元连接，用以将模块外部的I2C总线的时钟总线(SCL)和数据总线(SDA)传输过来的 信号分别送入总线开始/停止信号检测单元和时钟总线同步单元；所述总线开始/停止信号检测单元分别与总线二级缓冲输入单元和状态机单元 连接，用以检测模块外部的I2C总线通过总线二级缓冲输入单元传输过来的开始或停止信 号并将获取的开始或停止信号传输给状态机单元；所述时钟总线同步单元分别与总线二级缓冲输入单元和状态机单元连接，用以通 过总线二级缓冲输入单元的输出信号对I2C总线的时钟总线信号的上升沿和下降沿进行 检测并将检测结果输出给状态机单元；所述输入数据串并转换单元分别和地址判断单元、读/写模式选择单元以及状态 机单元相连接，用以将模块外部的I2C总线的数据总线传输过来的串行信号在状态机单元 输出的控制信号下进行串并转换，并将转换后的并行信号分别送入地址判断单元、读/写 模式选择单元和状态机单元；所述地址判断单元分别与输入数据串并转换单元和状态机单元连接，通过输入数 据串并转换单元的输出信号以及I2C地址片选信号判断I2C总线上的I2C地址是否与接口 电路的I2C地址相一致，并将判断信号输出给状态机单元；所述读/写模式选择单元分别与输入数据串并转换单元和状态机单元连接，用以 在状态机单元输出的控制信号下将输入数据串并转换单元输出信号当中的读模式或写模 式控制信号提取出来并输出到状态机单元；所述输出数据并串转换单元分别与三态输出单元和状态机单元连接，用以将来自 寄存器组模块的寄存器输出信号在状态机单元输出的控制信号下进行并串转换，并将转换 后的串行信号输出给三态输出单元；所述三态输出单元分别与输出数据并串转换单元和状态机单元连接，用以将输出 数据并串转换单元的输出串行数据在状态机单元输出的控制信号下发送到I2C总线的数 据总线上；所述主机响应检测单元与状态机单元相连接，用以在状态机单元输出的控制信号 下检测I2C总线的数据总线上的I2C主机响应信号，并将检测结果输出给状态机单元；所述缓冲输出单元与状态机单元相连接，用以将状态机单元输出的寄存器组控制 信号缓存后输出给寄存器组模块；所述状态机单元与总线开始/停止信号检测单元、时钟总线同步单元、输入数据 串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单 元、主机响应检测单元和缓冲输出单元相连接，用以接收总线开始/停止信号检测单元、时 钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元和主机响应 检测单元的输出信号，并根据状态机所处的不同状态，输出状态机控制信号到输入数据串并转换单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测 单元和缓冲输出单元。本技术的有益效果相对于现有I2C总线接口电路模块，本技术所提供 的I2C总线接口电路模块能够将I2C总线上主机发送的信号正确接收下来并分别产生寄存 器使能信号Register_EN、寄存器读写控制信号Register_RW、寄存器地址信号Register addr、寄存器数据输入信号RegiSter_D0和寄存器数据输出信号Register_ DI ,能够有效的保证I2C总线接口电路模块与可读写的寄存器组模块的兼容，同时针 对本技术提供的I2C总线格式进行设计的状态机单元能够保证I2C总线接口电路完美 应用于可重构多模多频段移动数字电视射频前端芯片。附图说明图1是本技术的I2C总线格式示意图。图2是本技术的可重构射频前端芯片数字控制模块图。图3是本技术的I2C总线接口电路单元模块图。图4是本技术的总线二级缓冲输入单元框图。图5是本技术的总线开始/停止信号检测单元框图。图6是本技术的时本文档来自技高网...

【技术保护点】
１．一种Ｉ２Ｃ总线接口电路模块，包括总线二级缓冲输入单元、总线开始／停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读／写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元、缓冲输出单元和状态机单元；其特征在于，所述总线二级缓冲输入单元分别与总线开始／停止信号检测单元和时钟总线同步单元连接，用以将模块外部的Ｉ２Ｃ总线的时钟总线（ＳＣＬ）和数据总线（ＳＤＡ）传输过来的信号分别送入总线开始／停止信号检测单元和时钟总线同步单元；所述总线开始／停止信号检测单元分别与总线二级缓冲输入单元和状态机单元连接，用以检测模块外部的Ｉ２Ｃ总线通过总线二级缓冲输入单元传输过来的开始或停止信号并将获取的开始或停止信号传输给状态机单元；所述时钟总线同步单元分别与总线二级缓冲输入单元和状态机单元连接，用以通过总线二级缓冲输入单元的输出信号对Ｉ２Ｃ总线的时钟总线信号的上升沿和下降沿进行检测并将检测结果输出给状态机单元；所述输入数据串并转换单元分别和地址判断单元、读／写模式选择单元以及状态机单元相连接，用以将模块外部的Ｉ２Ｃ总线的数据总线传输过来的串行信号在状态机单元输出的控制信号下进行串并转换，并将转换后的并行信号分别送入地址判断单元、读／写模式选择单元和状态机单元；所述地址判断单元分别与输入数据串并转换单元和状态机单元连接，通过输入数据串并转换单元的输出信号以及Ｉ２Ｃ地址片选信号判断Ｉ２Ｃ总线上的Ｉ２Ｃ地址是否与接口电路的Ｉ２Ｃ地址相一致，并将判断信号输出给状态机单元；所述读／写模式选择单元分别与输入数据串并转换单元和状态机单元连接，用以在状态机单元输出的控制信号下将输入数据串并转换单元输出信号当中的读模式或写模式控制信号提取出来并输出到状态机单元；所述输出数据并串转换单元分别与三态输出单元和状态机单元连接，用以将来自寄存器组模块的寄存器输出信号在状态机单元输出的控制信号下进行并串转换，并将转换后的串行信号输出给三态输出单元；所述三态输出单元分别与输出数据并串转换单元和状态机单元连接，用以将输出数据并串转换单元的输出串行数据在状态机单元输出的控制信号下发送到Ｉ２Ｃ总线的数据总线上；所述主机响应检测单元与状态机单元相连接，用以在状态机单元输出的控制信号下检测Ｉ２Ｃ总线的数据总线上的Ｉ２Ｃ主机响应信号，并将检测结果输出给状态机单元；所述缓冲输出单元与状态机单元相连接，用以将状态机单元输出的寄存器组控制信号缓存后输出给寄存器组模块；所述状态机单元与总线开始／停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读／写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元和缓冲输出单元相连接，用以接收总线开始／停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读／写模式选择单元和主机响应检测单元的输出信号，并根据状态机所处的不同状态，输出状态机控制信号到输入数据串并转换单元、读／写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元和缓冲输出单元。...

【技术特征摘要】

【专利技术属性】
技术研发人员：文光俊，殷谦，
申请(专利权)人：电子科技大学，
类型：实用新型
国别省市：90