制造一种记忆装置的方法制造方法及图纸

本发明专利技术是有关于制造一种记忆装置的方法，包括提供一基板具有一绝缘层于该基板之上，形成一第一、一第二及一第三导电层于该绝缘层之上，形成一掩模于该第三导电层之上，使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面，以及形成一衬垫层沿着被蚀刻的该侧壁部分及该上表面。

【技术实现步骤摘要】

本专利技术涉及一种快闪记忆装置，特别是涉及一种制造一记忆装置的方法以减少字 线之间的电性短路。
技术介绍
在传统的快闪记忆装置制造工艺中，多晶硅层通常要经过蚀刻以形成字线。然而， 蚀刻多晶硅可能会在相邻的字线之间产生多晶硅残留物。因此，相邻的字线会电性连接而 因为这些不必要的多晶硅残留物产生了无法操作的记忆装置。其结果是，需要提供一种新 的方法来形成字线，且能防止相邻的字线之电性连接及多晶硅残留物的产生。由此可见，上述现有的记忆装置在产品结构、制造方法与使用上，显然仍存在有不 便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋 求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切 的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一 种新的，实属当前重要研发课题之一，亦成为当前业界极需改进 的目标。
技术实现思路
本专利技术可以克服现有的记忆装置存在的缺陷，本专利技术的一实施例提供一种新的制 造一种记忆装置的方法，所要解决的技术问题是使其减少字线之间的电性短路，非常适于 实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种制造一记忆装置的方法，以减少字线之间的电性短路，包括形成一堆叠层于一基板 之上，该堆叠层依次包含一绝缘层、一多晶硅层及一导电层；蚀刻该导电层以提供一被蚀刻 的该导电层的侧壁部分；沿着被蚀刻的该侧壁部分形成一衬垫层；蚀刻通过该堆叠层以形 成第一字线及第二字线，该衬垫层保留在该第一导电层被蚀刻的侧壁部分。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中该衬垫层包含介电材料或陶瓷材料。前述的方法，其中该衬垫层包含氮化硅或氮化钛。前述的方法，还包含氧化该多晶硅层的裸露部分；以及清洁以除去该被氧化的 部分，其中该多晶硅层在蚀刻该堆叠层时的残留部分被氧化，且在清洁以除去该被氧化的 部分的步骤之后被除去。前述的方法，其中该清洁步骤提供干净的该多晶硅层的一侧壁其与该导电层被蚀 刻的侧壁部分平行。前述的方法，其中保留在该导电层被蚀刻的侧壁部分的该衬垫层在氧化该多晶硅 层的裸露部分及清洁以除去该被氧化的部分之前相对于裸露出的该多晶硅层部分是凹陷 的。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种制造一记忆装置的方法，包括提供一基板具有一绝缘层于该基板之上；形成一第一 导电层、一第二导电层及一第三导电层于该绝缘层之上；形成一掩模于该第三导电层之上； 使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第 三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面；沿着被蚀刻的该侧壁部分及被 蚀刻的该上表面形成一衬垫层。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中该衬垫层包含氮化硅或氮化钛。本专利技术的目的及解决其技术问题另采用以下技术方案来实现。依据本专利技术提出的 一种制造一记忆装置的方法，包括提供一基板具有一绝缘层于该基板之上；形成一突出 结构于该绝缘层之上；其中该突出结构包含一导电层，其具有一被蚀刻的侧壁部分；一衬 垫层，其沿着被蚀刻的该侧壁部分；及一多晶硅层介于该导电层与该绝缘层之间，该多晶硅 层具有一裸露的侧壁部分自该该绝缘层延伸至该导电层被蚀刻的侧壁部分上的该衬垫层。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中该衬垫层包含氮化硅或氮化钛。前述的方法，其中形成该突出结构的步骤包含蚀刻该多晶硅层；氧化该多晶硅 层的裸露部分；以及清洁以除去该被氧化的部分，其中该多晶硅层在蚀刻该堆叠层时的残 留部分被氧化，且在清洁以除去该被氧化的部分的步骤之后被除去。前述的方法，其中该清洁步骤提供该多晶硅层的该裸露的侧壁部分其大致与该导 电层被蚀刻的侧壁部分平行。前述的方法，其中该导电层包括硅化钨。前述的方法，其中在该导电层被蚀刻的侧壁部分之上的该衬垫层相对于该多晶硅 层的该裸露的侧壁部分是突出的。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发 明的主要
技术实现思路
如下为达到上述目的，本专利技术提供了一种制造一记忆装置的方法，包括提供一基板；形 成一绝缘层于该基板之上；形成一第一多晶硅层于该绝缘层之上；形成一第二多晶硅层于 该第一多晶硅层之上；形成一第一导电层于该第二多晶硅层之上；形成一掩模于该第一导 电层之上；使用该掩模蚀刻该第一导电层及一部分厚度的该第二多晶硅层以提供一被蚀刻 的该第一导电层的侧壁部分及一被蚀刻的该第二多晶硅层的上表面；形成一衬垫层沿着 被蚀刻的该侧壁部分及该上表面；蚀刻通过该衬垫层直到该绝缘层的一上表面以图案化该 第一及第二多晶硅层与形成第一及第二字线，该衬垫层保留在该第一导电层被蚀刻的侧壁 部分；氧化裸露出的该图案化的第一及第二多晶硅层部分；以及清洁以除去该被氧化的部 分，其中在该图案化该第一及第二多晶硅层步骤中所残留的第一多晶硅部分被氧化了，且 在该氧化裸露出的该图案化的第一及第二多晶硅层部分以及清洁以除去该被氧化的部分 的步骤之后被除去。另外，为达到上述目的，本专利技术还提供了一种制造一记忆装置的方法，包括提供一 基板具有一绝缘层于该基板之上，形成一第一、一第二及一第三导电层于该绝缘层之上，形 成一掩模于该第三导电层之上，使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二5导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面， 以及形成一衬垫层沿着被蚀刻的该侧壁部分及该上表面。借由上述技术方案，本专利技术至少具有下列优点及有益效 果藉由本专利技术能够减少字线之间的电性短路。综上所述，本专利技术是有关于一种，包括提供一基板具有 一绝缘层于该基板之上，形成一第一、一第二及一第三导电层于该绝缘层之上，形成一掩模 于该第三导电层之上，使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以 提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面，以及形成 一衬垫层沿着被蚀刻的该侧壁部分及该上表面。本专利技术在技术上有显著的进步，并具有明 显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图IA-图IC为根据本专利技术第一实施例的制造一记忆装置的方法的一范例剖面图。图2A-图2D为根据本专利技术第二实施例的制造一记忆装置的方法的一范例剖面图。图3显示根据本专利技术第二实施例的制造一记忆装置的一范例流程图。110、210 第一多晶硅层270 埋藏氧化层130、230 第二多晶硅层150、250 掩模280 多晶硅残留物100,200 字线安排120、220 绝缘结构140,240 第一导电层160,260 衬垫层290 第一多晶硅层侧壁具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本专利技术提出的其具体实施方式、结构、 方法、步骤、特征及其功效，详细说明如后。现在请参阅图本文档来自技高网...

【技术保护点】
一种制造一记忆装置的方法，以减少字线之间的电性短路，其特征在于包括：形成一堆叠层于一基板之上，该堆叠层依次包含一绝缘层、一多晶硅层及一导电层；蚀刻该导电层以提供一被蚀刻的该导电层的侧壁部分；沿着被蚀刻的该侧壁部分形成一衬垫层；蚀刻通过该堆叠层以形成第一字线及第二字线，该衬垫层保留在该第一导电层被蚀刻的侧壁部分。

【技术特征摘要】

【专利技术属性】
技术研发人员：李鸿志，连楠梓，陈光钊，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]