一种微电子器件、制造该器件的方法和包括该器件的系统。该器件包括：包括聚合物内置层的基板以及嵌入该基板中的无源结构。该无源结构包括位于聚合物内置层上的顶部导电层、位于顶部导电层上的电介质层和位于电介质层上的底部导电层。该器件还包括延伸穿过聚合物内置层并与底部导电层电绝缘的导电通孔、使导电通孔与底部导电层绝缘的绝缘材料以及设置于该顶部导电层背对电介质层的一侧上的桥接互连，该桥接互连将导电通孔电连接到顶部导电层。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例总体上涉及微电子制造领域。更具体而言，本专利技术的 实施例涉及包括嵌入其中的有源或无源部件的微电子基板。
技术介绍
对提高消费电子器件的灵活性的需求迫使制造商将电子技术(例如半 导体器件)縮小到更小尺度。同时，对提高功能、速度、消除噪声等的要 求迫使制造商们增加消费电子器件使用的无源部件(例如电容器和电阻器)的数量。常规上，通过将无源部件安装到封装和/或印刷电路板(PCB)基 板表面上来实现它们的集成。不过，将无源部件的位置限制到基板表面可 能会限制无源部件的工作能力(由于它们与半导体器件的固有距离)和基 板的可扩縮性。制造商试图解决该问题的一种方式是将无源部件嵌入基板中，即被称 为嵌入式无源技术的技术。这解放了表面的有用面积(real estate)并有 助于基板微型化。因为嵌入式部件提供了 IC信号传播的更加直接的路径， 所以还改善了速度和信号完整性。对于嵌入式无源技术而言， 一个特别的感兴趣的领域是将薄膜电容器 (TFC)结合到有机封装(例如双马来酰亚胺三嗪树脂等)基板中。被考虑 用作电容器电介质的各种材料中包括高k陶瓷材料。然而，高k陶瓷材料 可能需要在高温下处理(例如在600-800摄氏度的炉内退火)，以便实现其 高介电常数性质。在这些温度下，有机封装基板可能会熔化。用于解决该问题的一种技术涉及到在有机基板上安装已经被退火的预 制TFC叠置体。图1中所示的为这种TFC叠置体2的范例图示，其包括叠 置在导电膜6和4之间的高k陶瓷材料8。在图2中，己经对TFC叠置体2 的导电膜6部分进行构图，以界定下电极结构10。在图3中，然后将部分构图的TFC2安装到包括聚合物内置(build-up)层ll、 14和铜内置层12 的基板18上。铜内置层12通过通孔部分13与下方导电结构(未示出)相 连。接下来，如图4所示，将导电膜4减薄并对其进行构图，以形成上电 极部分21。然后，如图5所示，穿过高k陶瓷材料、聚合物内置层ll、(在 一些情况下穿过)下电极结构10的部分形成通孔开口 22，以暴露铜内置层 12下方部分。如图5进一步所示，在通孔开口中和TFC的表面上沉积导电 材料，然后在该处将其减薄并对其进行构图，以形成上电极26、用于下电 极的偏置互连28、 1/0互连30、内置互连结构等。然而使用这种集成方案并非没有问题。更具体而言，用于对下电极110、 上电极部分21禾Q/或通孔开口 22的任一种工艺都可能损伤高k陶瓷电介质 8，并由此影响到TFC的功能。薄膜箔的构图、预构图TFC的叠置在制造包 括TFC的封装期间带来了额外的高风险阶段。附图说明图1-5是示出了利用常规方法在有机基板中形成嵌入式无源部件的截 面图6-8示出了根据第一实施例的用于在基板中嵌入未构图的TFC的阶段；图9-10示出了根据第一实施例的用于对基板中嵌入的未构图的TFC进 行构图的阶段；图11示出了根据第一实施例的包括基板中嵌入的TFC的封装；图12-14示出了根据第二实施例的用于对基板中嵌入的未构图的TFC进行构图的阶段；图15示出了根据第二实施例的包括基板中嵌入的TFC的封装；图16是包括类似于图11或15所示封装的封装的系统的示意图。 为了说明的简单和清楚，附图中的元件未必一定按照比例绘制。例如， 为了清楚起见，可能将图中一些元件的尺寸相对于其他元件放大。在认为 适当的时候，在各图中重复使用附图标记以表示对应或类似的元件。具体实施方式在以下详细描述中，公开了一种微电子器件、制造该器件的方法以及 结合了该器件的系统。参考附图，在附图中以例示方式示出了可以实践本 专利技术的具体实施例。要理解的是，可以存在其他实施例，且可以做出其他 结构变化而不脱离本专利技术的范围和精神。如本文所使用的术语"上"、"到……上"、"之上"、"之下"和"相邻" 表示一个元件相对于其他元件的位置。这样一来，设置于第二元件上、之 上或之下或设置到其上的第一元件可以直接与第二元件接触或其可以包括 一个或多个中间元件。此外，设置在第二元件旁边或与其相邻的第一元件 可以直接与第二元件接触或其可以包括一个或多个中间元件。此外，在本 说明书和/或附图中，可以以二者择一的方式指称附图和/或元件。在这种情况下，例如在说明书提到图X/Y示出元件A/B时，表示图X示出了元件A， 而图Y示出了元件B。此外，在图X示出了附图标记A/B且说明书提到图X 中的元件A/B时，表示在图X中用附图标记A/B标记的元件对应于另一图 中用附图标记A标记的元件或再一图中用附图标记B标记的元件。下文中将参考图l-16讨论该实施例和其他实施例的方案。然而，不应 将附图理解为限制性的，因为附图是出于解释和理解的目的。首先参考图11，其中示出了根据第一实施例的微电子器件100。如图 11所示，该器件包括嵌入在基板118中的无源结构，例如TFC 102。该无 源结构可以包括电介质层，例如TFC 102的电容器电介质层108。可以使用 任何数量的材料来形成电介质层。例如，当电介质层是电容器电介质层108 时，其可以包括高介电常数(高k)材料，例如钛酸钡(BaTi03)、钛酸锶 (SrTi(U、钛酸钡锶(BaSrTiOs)等。出于本说明书的目的且如本领域普 通技术人员所用的， 一般分别将钛酸钡和钛酸钡锶称为BT和BST。电介质 层位于底部导电层上，在图示的实施例中，底部导电层的形式为TFC 102 的底部电极层110。底部电极层110可以包括诸如铜、镍、铂等材料。在一 个实施例中，底部电极层110具有大约5微米到大约40微米的厚度。在一 个实施例中，底部电极层110由铜制成，具有大约10微米到大约20微米 之间的厚度。如图11所示，顶部电极层104形式的顶部导电层位于电容器 电介质层108上。顶部电极层104可以包括金属材料，例如铜、镍等。顶 部电极层104可以包括厚度在大约20到100ixm之间的金属箔层。在一个实施例中，顶部电极层104包括厚度大约为30ym的镍箔。图ll中所示的 TFC 102已经嵌入在基板118中。在一个实施例中，例如如图ll所示，基 板118可以包括封装基板，封装基板具有聚合物内置层lll、 114和下方导 电内置层112。在这种情况118下，如本领域的技术人员将意识到的，基板 118还可以包括下方层116和导电内置层，该下方层116包括内核和额外的 聚合物。下方导电内置层112包括互连层112'和通孔112〃。例如，可以利 用诸如Ajinomoto内置膜(ABF)的电介质材料形成聚合物内置层lll和114。 例如，可以利用铜形成下方导电内置层112。本领域普通技术人员知道封装 基板(例如基板118)的内置层的使用和形成。例如，基板118可以包括具 有内核的有机基板，该内核包括双马来酰亚胺三嗪树脂。不过，根据实施 例的基板不必局限于封装基板，而是可以包括任何可以等同地用于使无源 结构嵌入的其他类型的基板，例如PCB基板。仍参考图11，该器件100还包括延伸穿过内置层111且与底部电极层 110电绝缘的导电通孔120。器件100还包括位于顶部电极层104上的聚合 物内置层111。由于通孔120上方的互连120'和底部电极层110的相邻部 分之间存在聚合物内置层11本文档来自技高网...
【技术保护点】
一种微电子器件，包括： 包括聚合物内置层的基板； 无源结构，其嵌入在所示基板中并包括： 位于所述聚合物内置层上的底部导电层； 位于所述底部导电层上的电介质层； 位于所述电介质层上的顶部导电层； 导电通孔， 其延伸穿过所述聚合物内置层并与所述底部导电层电绝缘； 绝缘材料，其使所述导电通孔与所述底部导电层绝缘；以及 桥接互连，其设置于所述顶部导电层背对所述电介质层的一侧，所述桥接互连将所述导电通孔电连接到所述顶部导电层。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：I萨拉马，H谢，Y闵，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。