用于低复杂性指令预取系统的方法和设备技术方案

当指令高速缓冲存储器中发生未命中时，使用使未命中率、存储器存取带宽和功率使用最小化的预取技术。所述预取技术中的一种预取技术在发生未命中时操作。接收获取地址在指令高速缓冲存储器中未命中的通知。分析引起所述未命中的所述获取地址以确定所述获取地址的属性，且基于所述属性，预取指令线。所述属性可指示所述获取地址是非循序操作的目标地址。另一个属性可指示所述获取地址是非循序操作的目标地址，且所述目标地址有大于Ｘ％进入高速缓冲存储器线中。其它属性可指示所述获取地址是所述指令高速缓冲存储器中的偶地址。可组合此些属性以确定是否进行预取。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及指令高速缓冲存储器的领域，且更具体来说，涉及在指令高速缓 冲存储器中有未命中时的指令预取。
技术介绍
许多便携式产品(例如，手机、膝上型计算机、个人数据助理(PDA)等)利用执 行程序(例如，通信和多媒体程序)的处理器。用于此些产品的处理系统包括用于存储 指令和数据的处理器与存储器复合体。与处理器循环时间相比，大容量主存储器通常具 有较慢的存取时间。因此，常规上基于高速缓冲存储器的容量和性能来按层级组织存储 器复合体，其中最高性能和最低容量的高速缓冲存储器位于最接近于处理器处。举例来 说，1级指令高速缓冲存储器和1级数据高速缓冲存储器将一般直接附接到处理器。而 2级统一高速缓冲存储器连接到1级(Ll)指令和数据高速缓冲存储器。另外，系统存 储器连接到2级(L2)统一高速缓冲存储器。1级指令髙速缓冲存储器通常以处理器速 度来操作，且2级统一高速缓冲存储器比1级高速缓冲存储器操作得慢，但具有比系统 存储器的存取时间快的存取时间。替代性存储器组织除了 Ll和L2高速缓冲存储器外大 量存在(例如)具有3级高速缓冲存储器的存储器层级。另一个存储器组织可仅使用1 级高速缓冲本文档来自技高网...

【技术保护点】
一种用于指令预取的方法，其包含：　接收获取地址在指令高速缓冲存储器中未命中的通知；　确定引起所述未命中的所述获取地址的属性；以及　基于所述属性来预取指令线。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：迈克尔威廉莫罗，詹姆斯诺里斯迪芬德尔弗尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]