在反馈路径中比特数减少的多比特西格玛－德尔塔调制器制造技术

一种用于ＡＤＣ的∑Δ调制器（２００），将输入信号送至环路滤波器（２０），然后送至调制器（２００）的多比特量化器（３０）。量化器（３０）的输出被送至数字滤波器（５０），反馈信号回送至环路滤波器（２０），反馈信号的比特少于多比特量化器（３０）所产生的比特。针对数字滤波器（５０）不使用另外的反馈环路，以减少为稳定工作而调节环路滤波器的需要。数字滤波器（５０）在∑Δ调制器（２００）的通带中可以具有高于１的阶数。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及西格玛-德尔塔调制器，具有西格玛-德尔塔调制器的数模转换器，以 及转换信号的方法。
技术介绍
西格玛-德尔塔(Σ Δ)调制器用于模数转换器(ADC)中。US6404368在附图3及 其相应文本中公开了一种在过采样型ADC中使用的Σ Δ调制器，该ADC包括与数字Σ Δ调 制器耦合的模拟Σ Δ调制器。模拟Σ Δ调制器包括数模转换器(DAC)，将一比特反馈信 号转换为模拟信号；模拟加法器或减法器，计算从DAC发送的输出信号与模拟输入信号之 间的差。模拟Σ △调制器还具有模拟积分器，对从模拟加法器或减法器发送的输出信号 进行积分；以及第一量化器，将从模拟积分器发送的输出信号转换为数字信号。数字Σ Δ 调制器包括数字加法器或减法器，计算从第一量化器发送的输出信号与一比特反馈信号 之间的差；数字积分器，对从数字加法器或减法器发送的输出信号进行积分；第二量化器， 将从数字积分器发送的输出信号转换为一比特数字信号；以及延迟元件，将从第二量化器 发送的一比特数字信号延迟，并将如此延迟的信号反馈作为一比特反馈信号。由于发送至 模拟调制器的反馈信号为一比特信号，可以减小由DAC的非线性误差本文档来自技高网...

【技术保护点】
一种∑Δ调制器（２００），包括：－求和级（１０），用于生成误差信号，该误差信号是输入信号（Ｘ）与反馈信号之差；－环路滤波器（２０），耦合至求和级（１０）的输出，用于对误差信号进行滤波；－多比特量化器（３０），耦合至环路滤波器（２０）的输出，用于对滤波后的误差信号进行量化；－数字滤波器（５０），耦合至多比特量化器（３０）的输出；以及－反馈路径，将数字滤波器（５０）的输出耦合至求和级（１０），用于向求和级（１０）提供反馈信号，其中反馈信号具有比多比特量化器（３０）所产生的比特数少的比特，并且没有其他反馈路径将数字滤波器（５０）的输出耦合至数字滤波器（５０）的输入。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：罗伯特HM范费尔德温，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL