用于选择性材料沉积的工件表面改性的方法与设备技术

提供用于工件（１００）的表面选择性改性的方法和设备。在一些实施例中，使用工件表面影响装置（１２０），其优先地接触工件（１００）的顶表面（１３０），顶表面（１３０）的化学改性可以在工件（１００）的期望场区域（１３０）上实现，而不影响场区域（１３０）内的腔或凹进（１３２）的表面。工件表面影响装置包括与形成工件（１００）表面（１３０）的材料起化学反应的物质（１４０）。化学活性材料（１４０）可以是薄膜或涂层的形式，其接触工件（１００）的表面（１３０），从而化学地改性该表面。在一些实施例中，工件表面影响装置可以是固态涂抹器的形式，如辊或半透膜。

【技术实现步骤摘要】
【国外来华专利技术】
0002本专利技术一般涉及工件表面的选择性改性。更具体地，本 专利技术涉及选择性地改性工件表面以允许在工件上的选择性沉积，如在 集成电路制造期间在半导体基底上的选择性沉积。
技术介绍
0003多个步骤通常被执行以制造集成电路(IC)的多级互联。 这些歩骤包括在诸如半导体基底或晶片的工件上沉积导电和绝缘材 料，随后通过使用光刻法全部或部分移除这些材料以使光刻剂形成图 案，从而，如在镶嵌处理期间，选择性地将其暴露于蚀刻剂而选择地 移除材料，进而形成如通孔、接触孔、导线、沟槽和通道的凹进特征 的期望图案。这些特征可以被统称为凹进或腔，而其中形成有所述特 征的叠加表面可被称为工件的场区域或顶表面。通常，场区域是平的。 凹进通常为广泛的各种尺度和形状，并且使用电镀或化学镀(无电镀) 或其它的材料沉积方法将高导电材料填入所述凹进。 一般的填充技术 在凹进中和场区域上都沉积材料。因此，如蚀刻和/或化学机械抛光 (CMP)的额外处理步骤通常被执行以除去沉积在场区域上的多余材 料。在多次完成这些沉积和移除步骤后，IC的各个部分之间形成低电 阻互联结构。0004铜(Cu)和铜合金通常用于IC内的互联，这是因为其低电阻率和高电迁移阻抗。电沉积是将铜沉积到工件表面上的凹进内的普通方法。0005传统的电沉积方法和设备在附图说明图1A和图1B中描述。图1A 图示说明了绝缘体构成其顶部的工件10的截面图。使用传统沉积和蚀 刻技术，如密集排列的小通孔18a或凹槽18b的特征18a、 18b可以在 工件内形成。通常，通孔18a的宽度可以是亚微米的。通孔18a可以 是窄且深的；换句话说，它们可以有高的纵横比(即其深度对宽度的 比率大)。在另一方面，双镶嵌结构(未显示)具有在底面上的宽凹槽 和小通孔。宽的凹槽具有小的纵横比。0006图1B图示说明了用铜填充图1A的凹进的传统方法。工 件IO和绝缘体具有沉积于其上的阻挡层或粘附层，以及覆盖阻挡层或 粘附层的种子层。为便于图示说明，阻挡层和种子层一起被称为参考 数字12。0007参考图1B，在沉积种子层12之后，例如铜的导电材料 14从电镀槽被电沉积到种子层6上。在这个步骤期间，电触点被制作 到种子层和/或阻挡层12，从而阴极(负)电压可以相对于阳极(未显 示)而施加于其上。随后，通过使用电镀溶液，导电材料14被电沉积 到整个工件表面上。种子层12在图1B中被显示为沉积的导电材料层 14的主要部分。通过使用如氯离子的添加剂、干扰剂/抑制剂和加速剂， 获得凹进内导电材料(如铜)的自底向上的生长是可能的。0008如图1B所示，沉积的铜14完全地填充通孔18a并且一 般在大凹槽18b内是保角或共形的(confonnal)。然而，铜不完全填充 凹槽18b，这是因为添加剂在大特征内是无效的。例如，确信的是，在 通孔和具有大纵横比的其他特征中观察到的自底向上的沉积的发生是 因为干扰剂/抑制剂分子本身附着到特征开口的顶部分，从而抑制此处 附近的材料生长。这些分子不能有效地通过窄开口扩散到如图1的通 孔18a的高纵横比特征的底表面。此外，在通孔18a底表面上的加速 剂的优先吸收导致该区域的更快生长，这导致自底向上生长和图1B所 示的铜沉积图案。因此，如在图1B中看到的，相对大纵横比的特征18a被过填充，而相对大纵横比特征18b被更加保角地填充。可以意识到，没有适当的添加剂，铜可以在高纵横比特征的垂直壁和底表面上 等速生长，因此导致如接缝和孔穴的缺陷，这是本行业所公知的。0009在互联构造的下一步中，过量沉积的材料14被从工件10 的场区域移除，留下工件内凹槽、通孔和其他凹进内的导电材料14。 这个步骤消除了通过导电材料14形成的互联或其它特征之间的电触 点。如本领域公知的，用于将材料从工件顶部选择性移除的普通技术 是化学机械平坦化(CMP)。如图1C所示，在CMP步骤后，材料14 被完全地从场区域14移除。0010CMP技术在集成电路制造业被广泛采用，并已经成为制 造工艺的标准部分。然而许多问题可能限制了 CMP在下一代集成电路 制造中的使用。这些问题包括，如，凹陷(挖空)和腐蚀(导电或介 电材料的过度移除)，高处理成本、瑕疵以及对低介电(low-k)材料的 应用限制。0011为减少或消除与CMP相关的问题，几种方法被研发以用 于仅在工件的凹进区域内的选择性材料沉积。0012被称为电化学机械沉积(ECMD)的一种新型电镀技术 被开发以在带有腔的工件上沉积材料。编号为6,176,992的美国专利 "Method and Apparatus for Electrochemical Mechanical Deposition(用于 电化学机械沉积的方法和设备)"公开了一种技术，其实现了在工件表 面上的腔内沉积导电材料，并同时将场区域上的沉积最小化。这个 ECMD工艺导致平坦的材料沉积，但同步的抛光和材料沉积易于导致 带有严重瑕疵的构造。0013编号为7,051,934、 6,974,775、 6,787,460和6,410,418的美国专利描述了用于选择性电镀或沉积的多种其它方法。然而这些方 法存在限制它们实际应用的各种问题。0014因此，存在对一种用于控制在工件的需要区域上沉积的 方法和系统的需求。
技术实现思路
0015根据本专利技术的一方面，提供一种用于半导体处理的方法。这种方法包括提供一工件，所述工件具有顶表面并具有在所述顶表 面中的凹进图案。相对于所述凹进的表面，所述顶表面选择性地接触 表面改性剂从而化学地改性所述顶表面。随后，选择性地将材料沉积 到所述凹进中。所述材料的沉积在所述顶表面上被抑制。0016依照本专利技术的另一个方面，提供一种用于集成电路制造 的方法。该方法包含提供具有场区域和向所述场区域开口的腔的基底。 相对于场区域和腔的表面中的另一个，选择性化学改性场区域和腔的 表面中的一个。随后在所述场区域和所述腔的表面中的另一个上选择 性沉积材料。0017依照本专利技术的另一个方面，提供一种集成电路制造系统。 该系统包含用于改性基底表面的表面改性剂源。固态化学载体被配置 为通过机械地接触所述基底的所述表面将表面改性剂施加到所述基底 的表面上。该系统同样包含沉积装置，其用于将材料沉积到所述基底上。附图描述0018通过优选实施例的详细描述以及附图可以更好地了解本 专利技术，其中附图用于图示说明而不是限制本专利技术。0019图1A-1C是根据现有技术，在用于执行镶嵌型铜电镀和 CMP工艺的步骤顺序中，工件的示意性截面侧视图。0020图2A-2C是依照本专利技术一些实施例的工件的示意性截面 侧视图，所述工件具有带有阻挡层和种子层的凹进图案和接触所述工 件的顶表面的化学载体。顶表面上的阻挡层/种子层被化学地改性并且 材料被选择性地沉积到凹进中。0021图3A-3D是依照本专利技术一些实施例的各种工件的示意性截面侧视图，其显示进一步处理步骤的示例。0022图4A-4B是依照本专利技术其他实施例的与辊接触的工件的 示意性截面侧视图。在与辊接触后工件的场区域被化学地改性，其中辊在其表面具有化学活性材料。0023图5A-5C是依照本专利技术另外的其他实施例的与半透膜接 触的工件的示意性截面侧视图，化学活性材料穿透该膜并化学地改性 工件的顶表面。00本文档来自技高网...

【技术保护点】
一种用于半导体处理的方法，包含：　提供一工件，所述工件具有顶表面并具有在所述顶表面上的凹进图案；　相对于所述凹进的表面，用表面改性剂选择性接触所述顶表面从而将所述顶表面化学地改性；以及　将材料随后选择性地沉积到所述凹进中， 其中所述材料的沉积在所述顶表面上被抑制。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V瓦西列夫，
申请(专利权)人：IPGRIP公司，
类型：发明
国别省市：US[美国]