锁存器结构和使用所述锁存器的自调整脉冲产生器制造技术

本发明专利技术包含一种锁存器结构和使用所述锁存器的自调整脉冲产生器。在实施例中，所述系统包含第一锁存器和经耦合以将时序信号提供给所述第一锁存器的脉冲产生器。所述脉冲产生器包含具有与所述第一锁存器匹配的特性的第二锁存器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及顺序元件，例如锁存器装置。
技术介绍
技术的进步已产生更小且更强大的个人计算装置。举例来说，当前存在多种便携 式个人计算装置，包含无线计算装置，例如便携式无线电话、个人数字助理(PDA)以及寻呼 装置，其体积小、重量轻且容易由用户携带。更具体地说，例如蜂窝式电话和IP电话等便携 式无线电话可经由无线网络传送语音和数据包。此外，许多此类无线电话包含并入其中的 其它类型的装置。举例来说，无线电话还可包含数字静态相机、数字摄像机、数字记录器以 及音频文件播放器。而且，此些无线电话可处理可执行指令，包含例如万维网浏览器应用程 序等软件应用程序，其可用以接入因特网。由此，这些无线电话可包含相当大的计算能力。便携式个人计算装置中所使用的数字集成电路，例如无线电话装置，可并入有脉 冲锁存器。脉冲锁存器是将在输入处接收到的值输出的定时装置。脉冲锁存器可在时钟脉 冲变为高时读取输入，且在时钟脉冲变为低时保持输出。由于脉冲锁存器的输入与输出之 间的数据传播延迟，具有过短的持续时间的时钟脉冲可能导致脉冲锁存器无法输出输入处 的值。然而，持续时间过长的时钟脉冲可能导致锁存器首先在时钟脉冲变为高时输出锁存 器的输入处的信号，且在时钟脉冲变为低之前继续输出在所述输入处接收到的信号。当多 个脉冲锁存器按顺序布置时，此情形可能导致数据每时钟脉冲通过一个以上顺序元件，称 为竞态条件。一般来说，可通过在较低电压下操作来减少便携式电子装置中的功率消耗。脉冲 锁存器的性能可能受操作电压以及例如温度和制造工艺等其它条件影响。因此，在一组操 作条件下以时钟脉冲正确操作的脉冲锁存器可能无法在另一组操作条件下以相同时钟脉 冲正确操作。
技术实现思路
在特定实施例中，揭示一种系统，其包含第一锁存器；以及脉冲产生器，其经耦 合以将时序信号提供给所述第一锁存器。所述脉冲产生器包含第二锁存器，其具有与所述 第一锁存器匹配的特性，例如延迟时间和根据环境因素的可变性。在另一特定实施例中，揭示一种脉冲产生器。所述脉冲产生器包含响应时钟输入 的锁存器。所述脉冲产生器还包含逻辑电路，其耦合到所述时钟输入且耦合到所述锁存器 的输出。所述逻辑电路提供包含至少一个脉冲的脉冲输出，所述至少一个脉冲具有响应于 所述锁存器的数据传播时间而变化的脉冲宽度。在另一特定实施例中，揭示一种锁存器。所述锁存器包含第一晶体管和第二晶体管。所述锁存器还包含数据线，其经由第一反相器耦合到所述第一晶体管的端子，且经由耦 合到所述第一反相器的第二反相器而耦合到所述第二晶体管的端子。在另一特定实施例中，揭示一种方法，其包含在脉冲产生器中的延迟元件处接收时钟信号。所述方法还包含将来自所述脉冲产生器的输出脉冲信号提供给基于脉冲的锁存 器。所述延迟元件具有跟踪所述基于脉冲的锁存器的数据传播延迟的时序延迟特性。所述 基于脉冲的锁存器可为经配置以实现稳健的低压操作的脉冲锁存器。在另一特定实施例中，揭示一种方法，其包含在第一操作条件期间，将带有具第 一脉冲宽度的脉冲的第一脉冲信号提供给多个串联耦合的锁存器。所述第一操作条件受环 境因素影响。所述方法还包含在第二操作条件期间，将带有具第二脉冲宽度的脉冲的第二 脉冲信号提供给所述多个串联耦合的锁存器。所述第二操作条件受第二环境因素影响。所 述第二脉冲宽度响应于所述第二环境因素与所述第一环境因素之间的差异，相对于所述第 一脉冲宽度而变化。所述第二脉冲宽度的变化大体上与所述多个串联耦合锁存器中的至少 一者的可变性匹配。所揭示实施例所提供的特定优点是在一定范围的操作条件上改进的操作，因为脉 冲产生器提供基于操作条件而变化的脉冲输出。在审阅整个申请案之后将明白本专利技术的其它方面、优点和特征，整个申请案包含 以下部分附图说明具体实施方式和权利要求书。附图说明图1是包含自调整脉冲产生器的系统的实施例的框图；图2是自调整脉冲产生器的实施例的电路图；图3是说明图2的系统的操作的时序图；图4是锁存器结构的实施例的电路图；图5是说明包含包括锁存器的自调整脉冲产生器的系统的操作的时序图；图6是使用自调整脉冲产生器的方法的实施例的流程图；以及图7是包含自调整脉冲产生器的通信装置的框图。具体实施例方式参看图1，描绘包含自调整脉冲产生器的系统，且将其概括标明为100。系统100包 含脉冲产生器电路102，其包含锁存器120。脉冲产生器电路102经耦合以将时钟脉冲信号 提供给多个锁存器，例如多个串联耦合锁存器，包含第一锁存器104和第N锁存器106。第 一锁存器104经由时钟输入108耦合到脉冲产生器102，且具有数据输入(Dl) 110和数据 输出(Ql) 112。第N锁存器106经由时钟输入114耦合到脉冲产生器102，且具有数据输入 (Dn) 116和数据输出(Qn) 118。在特定实施例中，第一锁存器104和第N锁存器106构成多个串联耦合锁存器的 序列的第一和最后一个锁存器元件。举例来说，第一锁存器104的数据输出112可耦合到 第二锁存器(未图示)的数据输入。同样，第二锁存器可具有耦合到第三锁存器(未图示) 的数据输入的数据输出。第N锁存器106的数据输入116可耦合到一系列按顺序耦合锁存 器的输出，且第N锁存器106的数据输出(Qn) 118可表示顺序元件电路的输出。在特定实施例中，串联耦合顺序元件起延迟电路的作用。在特定实施例中，第一锁存器104是脉冲锁存器，其操作以响应于在时钟输入108 处接收到的脉冲信号而将数据输入110处的信号提供给数据输出112。脉冲锁存器操作可在时钟输入信号从低状态转变为高状态(例如，从逻辑“O”状态转变为逻辑“1”状态)时 开始。在时钟输入信号保持为高的同时，数据输入Iio处的数据被传送到锁存器104的数 据输出112。当时钟信号返回到低状态时，锁存器的输出112处的数据值保持作为锁存器输 出，直到时钟信号返回到高状态为止。在特定实施例中，锁存器中的每一者(包含第N锁存 器106)以大体上类似于第一锁存器104的方式起作用。锁存器104、106作为顺序元件电路的适当操作需要具有恰当持续时间的时钟脉 冲宽度。每一锁存器104、106具有相关联的延迟，其反映从数据输入110、116向相应的数 据输出112、118传送信号的数据传播时间。过短的时钟脉冲(例如，时钟周期信号的处于 高状态的部分)不为锁存器的数据输入处的数据传播到锁存器的数据输出提供充足的时 间。同样，持续时间过长的时钟脉冲可能导致竞态条件，其中锁存器的数据输入处的信号传 播到锁存器的输出，且在同一时钟脉冲期间，数据输入处的由先前锁存器输出的新信号也 传播经过所述锁存器。锁存器104、106的数据传播时间可取决于系统100的操作特性或环境而不同。举 例来说，锁存器104、106中的每一者的数据传播时间可受温度、操作电压和制造工艺影响。 紧密接近且具有相同制造工艺的锁存器将趋向于具有类似的操作特性，例如数据传播时 间。举例来说，增加锁存器104、106中的一者的数据传播时间的操作温度变化将趋向于使 锁存器104、106中的每一者的数据传播时间增加大体上相同的量。为了适应锁存器104、106的可变传播时间，脉冲产生器102包含具有与锁存器104 和106类似的特性的内部本文档来自技高网...

【技术保护点】
一种系统，其包括：第一锁存器；以及脉冲产生器，其经耦合以将时序信号提供给所述第一锁存器，其中所述脉冲产生器包含具有与所述第一锁存器匹配的特性的第二锁存器。

【技术特征摘要】
【国外来华专利技术】US 2007-10-31 11/930,915一种系统，其包括第一锁存器；以及脉冲产生器，其经耦合以将时序信号提供给所述第一锁存器，其中所述脉冲产生器包含具有与所述第一锁存器匹配的特性的第二锁存器。2.根据权利要求1所述的系统，其中所述脉冲产生器进一步包含“与”门，所述“与”门 具有耦合到时钟信号的第一输入和耦合到所述第二锁存器的输出的第二输入，其中所述时 序信号响应所述“与”门的输出。3.根据权利要求1所述的系统，其进一步包括具有与所述第一锁存器和所述第二锁存 器中的每一者匹配的特性的多个锁存器。4.根据权利要求3所述的系统，其中所述第一锁存器以及所述多个锁存器中的每一者 是脉冲锁存器。5.根据权利要求3所述的系统，其中所述第一锁存器、所述第二锁存器以及所述多个 锁存器中的每一者包含第一晶体管、第二晶体管、第一反相器和第二反相器，所述第一反相 器耦合到所述第一晶体管，且所述第二反相器耦合到所述第二晶体管。6.根据权利要求5所述的系统，其中所述第一锁存器具有经由所述第一反相器耦合到 所述第一晶体管的端子的数据线，且其中所述数据线进一步经由耦合到所述第一反相器的 所述第二反相器而耦合到所述第二晶体管的端子。7.—种脉冲产生器，其包括锁存器，其响应于时钟输入；以及逻辑电路，其耦合到所述时钟输入且耦合到所述锁存器的输出，所述逻辑电路用以提 供包含至少一个脉冲的脉冲输出，所述至少一个脉冲具有响应于所述锁存器的数据传播时 间而变化的脉冲宽度。8.根据权利要求7所述的脉冲产生器，其中所述脉冲宽度与包含反相器延迟时间和所 述锁存器的所述数据传播时间的延迟时间相关联。9.根据权利要求8所述的脉冲产生器，其中所述逻辑电路包含相对于作为到达“与”的 第一输入的所述锁存器的输出和作为到达所述“与”的第二输入的所述时钟输入执行逻辑 “与”功能的电路。10.根据权利要求9所述的脉冲产生器，其中所述电路包含多个晶体管和一输出反相 器，其中所述输出反相器提供所述脉冲输出。11.根据权利要求10所述的脉冲产生器，其中所述逻辑电路进一步包含用以选择性地 启用所述脉冲输出的产生的启用输入。12.根据权利要求7所述的脉冲产生器，其中所述输出脉冲将被传送到锁存器装置，且...

【专利技术属性】
技术研发人员：马丁圣劳伦特，保罗D巴塞特，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]