Ⅲ族氮化物电子器件及Ⅲ族氮化物半导体外延衬底制造技术

本发明专利技术的ＩＩＩ族氮化物基异质结晶体管１１ａ中，第二ＡｌＹ１ＩｎＹ２Ｇａ１－Ｙ１－Ｙ２Ｎ层１?５与第一Ａｌｘ１Ｉｎｘ２Ｇａ１－ｘ１－ｘ２Ｎ层１３ａ形成异质结２１。第一电极１７在第一Ａｌｘ１Ｉｎｘ２Ｇａ１－ｘ１－ｘ２Ｎ层１３ａ上形成肖特基结。第一Ａｌｘ１Ｉｎｘ２Ｇａ１－ｘ１－ｘ２Ｎ层１３ａ及第二ＡｌＹ１ＩｎＹ２Ｇａ１－Ｙ１－Ｙ２Ｎ层１５设置于衬底２３上。电极１７ａ、１８ａ、１９ａ各自包含源极、栅极及漏极。第一Ａｌｘ１Ｉｎｘ２Ｇａ１－ｘ１－ｘ２Ｎ层１３ａ的碳浓度ＮＣ１３小于１×１０１７ｃｍ－３。第二ＡｌＹ１ＩｎＹ２Ｇａ１－Ｙ１－Ｙ２Ｎ层１５的位错密度Ｄ为１×１０８ｃｍ－２。通过异质结２１，生成二维电子气层２５。由此，提供低损耗的氮化镓基电子器件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及III族氮化物电子器件及III族氮化物半导体外延衬底。
技术介绍
非专利文献1中记载了异质结场效晶体管(HFET)。为了在氮化镓基HFET中获得高输出化，需要减少氮化镓基电子器件中产生的电流崩塌。作为使氮化镓基HFET以高频、 大电流工作时产生的电流崩塌的产生原因之一，可以列举因来自栅极端的电场的影响而使 电子在漏极附近的AlGaN区域中被捕获。当AlGaN表面的陷阱能级捕获电子时，二维电子 气的浓度减小，导致输出的降低。非专利文献1中记载了在以+100V -100V的范围通电 的同时进行的电位分布的测定。根据该测定，显示出器件微小部分的电位分布，施加应力电 压后，在AlGaN表面上产生因电子捕获而生成的负电位区域。从陷阱能级中释放电子的概 率与肖特基电极的反向漏电流量相关，当改善该漏电流时，电流崩塌变得更加显著。非专利文献2中记载了在AlGaN/GaN异质结构场效晶体管中，表面的电荷负载 (電荷★~一^ >，)与电流崩塌之间存在相关性。非专利文献1 “窒化物半導体全用^亡低消費電力型高周波〒八^ ^ ^開発” 1 口夕工夕卜最終成果報告会予稿集第84頁 85頁、平面KFM (二 J 6 AlGaN/GaN HFET們電 流=，7 7解析(“使用氮化物半导体的低耗电型高频器件的开发”项目最终成果报告会 草案集第84页 85页，利用平面KFM的AlGaN/GaN HFET的电流崩塌分析)非专利文献2 :S. Sabuktagin et al. Appl. Phys. Lett. Vol. 86，083506 (2005)
技术实现思路
根据非专利文献1、2可知，电流崩塌的产生与电荷负载相关。另外，如非专利文献 1所示，漏电流与电流崩塌存在相互权衡的关系。具体地来说明，为了制作低损耗的氮化镓基电子器件，在施加顺向偏压时需要抑 制电流崩塌以降低串联电阻，并且同时需要降低反向泄漏。但是，由于采用了降低漏电流的 工艺条件，电流崩塌的程度加重，导致串联电阻增大。相反，由于采用了降低电流崩塌的工 艺条件，导致漏电流增大。即，它们存在权衡的关系。随着GaN基结晶的制作技术的进步，提供低位错密度的GaN晶片。另外，随着结晶 生长技术的进步，也可以制作低位错密度的GaN模板。而且，可以在低位错密度的GaN晶片 及GaN模板上，使用与在蓝宝石衬底或碳化硅衬底上生长GaN基结晶实质上相同的生长条 件来制作低位错密度的GaN基结晶。由于GaN基结晶为低位错密度，因此氮化镓基电子器 件中的漏电流变小。但是，结果却导致电流崩塌增大。本专利技术的目的在于提供电流崩塌降低的低损耗的III族氮化物电子器件，另外，本专利技术的目的在于提供适于III族氮化物电子器件的III族氮化物半导体外延衬底。本专利技术的一个方面的III族氮化物电子器件，包括(a)第一 AlxiInx2Gam2N(0 < Xl < 1,0 彡 X2 < 1,0 < X1+X2 < 1)层、(b)与所述第一 AlxlInX2Gai_xl_X2N 层形成异质结的第二 AIyiInY2Ga1-YH2N(O 彡 Yl < 1，O 彡 Y2 < 1，O 彡 Y1+Y2 < 1)层、(c)设置于 所述第一 AlxiInx2Gam2N层上的第一电极、及(d)设置于所述第一 AlxiInx2Gam2N层 上的第二电极，且所述第一 AlxiInx2Gam2N层位于所述第二 AlY1InY2Gai_Y1_Y2N层上，所 述第一 AlxiInx2Gam2N层的带隙大于所述第二 AlY1InY2Gai_Y1_Y2N层的带隙，所述第一 AlxiInx2Gam2N层的碳浓度小于1 X IO1W,所述第二 AlY1InY2Gai_Y1_Y2N层的位错密度小于 1 X IO8CnT2，所述第一电极在所述第一 AlxiInx2Gam2N层上形成肖特基结。 本专利技术的另一方面的专利技术，是用于具有肖特基电极的III族氮化物电子器 件的III族氮化物半导体外延衬底，其包括(a)衬底、(b)设置于所述衬底上的第一 AlxiΙηΧ26&1_χ1_Χ2Ν(0 < Xl < 1,0 ^ X2 < 1,0 < X1+X2 < 1)层、及(c)设置于所述衬底上、 且与所述第一 AlxiInx2Ga1U2N层形成异质结的第二 AlY1InY2Gai_Y1_Y2N(0彡Yl < 1，0彡Y2<1，0 彡 Y1+Y2 < 1)层，所述第二 AlY1InY2Gai_Y1_Y2N 层设置于所述第一 AlxiInx2Ga1U2N 层 与所述衬底之间，所述第一々^叫灿^^层的带隙大于所述第二 AlY1InY2Gai_Y1_Y2N层的带 隙，所述第一 AlxiInx2Gam2N层的碳浓度小于1 X 1017cm_3，所述第二 AlY1InY2Gai_Y1_Y2N层的 位错密度小于lX108cm_2。碳在氮化镓基半导体中起到捕获载流子的作用，因此，添加有碳的氮化镓基半导 体中，漏电流降低。因此，利用碳的添加来降低漏电流。另一方面，根据该III族氮化物 电子器件及III族氮化物半导体外延衬底，由于第二 AlY1InY2Gai_Y1_Y2N层的位错密度小于 IX IOW2,因此位错引起的漏电流十分低。因此，即使生长于其上的第一 AlxiInx2Gam2N 层的碳浓度低至小于lX1017cm_3，漏电流的增加量也较小。第一AlxlInX2Gai_xl_X2N层中，电子 捕获的能级数减少。III族氮化物电子器件中，通过经由第一和第二电极而施加的电压，在 所述陷阱能级捕获电子。但是，由于第一々^叫灿^力层的碳浓度小于lX1017cm_3，因此 捕获的电子数少，因此，电流崩塌的影响降低。本专利技术的一个方面的III族氮化物电子器件，包括(a)第一 AlxiInx2Gam2N(0 <X1<1,0^X2<1,0< Χ1+Χ2 < 1)层、(b)与所述第一 AlxlInX2Gai_xl_X2N 层形成异质结 的第二 AlY1InY2Ga1-Y1-Y2N (0 ^ Yl < 1,0 ^ Y2 < 1,0 ^ Y1+Y2 < 1)层、(c)设置于所述第一 八^！！^ ^力层上的第一电极、及(d)设置于所述第一AlY1InY2Gai_Y1_Y2N层上的第二电极， 所述第一 AlxlInX2Gai_xl_X2N 层位于所述第二 AlY1InY2Gai_Y1_Y2N 层上，所述第一 AlxlInX2Gai_xl_X2N 层的带隙大于所述第二 AlY1InY2Gai_Y1_Y2N层的带隙，所述第一 AlxiInx2Gam2N层的硅浓度为 1 X IO17CnT3以上，所述第二 AlY1InY2Gai_Y1_Y2N层的位错密度小于1 X 108cm_2，所述第一电极在 所述第一 AlxiInx2Gam2N层上形成肖特基结。本专利技术的另一方面的专利技术，是用于具有肖特基电极的III族氮化物电子器 件的III族氮化物半导体外延衬底，其包括(a)衬底、(b)设置于所述衬底上的第一 AlxiΙηΧ26&1_χ1_Χ本文档来自技高网...

【技术保护点】
一种Ⅲ族氮化物电子器件，其特征在于，包括：第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ（０＜Ｘ１＜１，０≤Ｘ２＜１，０＜Ｘ１＋Ｘ２＜１）层；与所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层形成异质结的第二Ａｌ↓［Ｙ１］Ｉｎ↓［Ｙ２］Ｇａ↓［１－Ｙ１－Ｙ２］Ｎ（０≤Ｙ１＜１，０≤Ｙ２＜１，０≤Ｙ１＋Ｙ２＜１）层；设置于所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层上的第一电极；及设置于所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层上的第二电极，所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层位于所述第二Ａｌ↓［Ｙ１］Ｉｎ↓［Ｙ２］Ｇａ↓［１－Ｙ１－Ｙ２］Ｎ层上，所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层的带隙大于所述第二ＡＩ↓［Ｙ１］Ｉｎ↓［Ｙ２］Ｇａ↓［１－Ｙ１－Ｙ２］Ｎ层的带隙，所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层的碳浓度小于１×１０↑［１７］ｃｍ↑［－３］，所述第二Ａｌ↓［Ｙ１］Ｉｎ↓［Ｙ２］Ｇａ↓［１－Ｙ１－Ｙ２］Ｎ层的位错密度小于１×１０↑［８］ｃｍ↑［－２］，所述第一电极在所述第一Ａｌ↓［Ｘ１］Ｉｎ↓［Ｘ２］Ｇａ↓［１－Ｘ１－Ｘ２］Ｎ层上形成肖特基结。...

【技术特征摘要】
【国外来华专利技术】JP 2007-11-2 2007-286534一种III族氮化物电子器件，其特征在于，包括第一AlX1InX2Ga1-X1-X2N(0＜X1＜1，0≤X2＜1，0＜X1+X2＜1)层；与所述第一AlX1InX2Ga1-X1-X2N层形成异质结的第二AlY1InY2Ga1-Y1-Y2N(0≤Y1＜1，0≤Y2＜1，0≤Y1+Y2＜1)层；设置于所述第一AlX1InX2Ga1-X1-X2N层上的第一电极；及设置于所述第一AlX1InX2Ga1-X1-X2N层上的第二电极，所述第一AlX1InX2Ga1-X1-X2N层位于所述第二AlY1InY2Ga1-Y1-Y2N层上，所述第一AlX1InX2Ga1-X1-X2N层的带隙大于所述第二AIY1InY2Ga1-Y1-Y2N层的带隙，所述第一AlX1InX2Ga1-X1-X2N层的碳浓度小于1×1017cm-3，所述第二AlY1InY2Ga1-Y1-Y2N层的位错密度小于1×108cm-2，所述第一电极在所述第一AlX1InX2Ga1-X1-X2N层上形成肖特基结。2.—种III族氮化物电子器件，其特征在于，包括n—AlxlInX2Gai_xl_X2N(0 < XI < 1,0 ^ X2 < 1,0 < X1+X2 < 1)层；与所述第一 AlxlInX2Gai_xl_X2N层形成异质结的第二 AlY1InY2Gai_Y1_Y2N(0 彡 Yl < 1，0 彡 Y2<1，0 彡 Y1+Y2 < 1)层；设置于所述第一 AlxlInX2Gai_xl_X2N层上的第一电极；及设置于所述第一 AlxlInX2Gai_xl_X2N层上的第二电极，所述第一 AlxlInX2Gai_xl_X2N 层位于所述第二 AlY1InY2Gai_Y1_Y2N 层上，所述第一 AlxlInX2Gai_xl_X2N层的带隙大于所述第二 AlY1InY2Gai_Y1_Y2N层的带隙，所述第一 AlxlInX2Gai_xl_X2N层的硅浓度为lX1017CnT3以上，所述第二 AlY1InY2Gai_Y1_Y2N层的位错密度小于1 X 108cm_2，所述第一电极在所述第一 AlxlInX2Gai_xl_X2N层上形成肖特基结。3.—种III族氮化物电子器件，其特征在于，包括n—AlxlInX2Gai_xl_X2N(0 < XI < 1,0 ^ X2 < 1,0 < X1+X2 < 1)层；与所述第一 AlxlInX2Gai_xl_X2N层形成异质结的第二 AlY1InY2Gai_Y1_Y2N(0 彡 Yl < 1，0 彡 Y2<1，0 彡 Y1+Y2 < 1)层；设置于所述第一 AlxlInX2Gai_xl_X2N层上的第一电极；及设置于所述第一 AlxlInX2Gai_xl_X2N层上的第二电极，所述第一 AlxlInX2Gai_xl_X2N 层位于所述第二 AlY1InY2Gai_Y1_Y2N 层上，所述第一 AlxlInX2Gai_xl_X2N层的带隙大于所述第二 AlY1InY2Gai_Y1_Y2N层的带隙，所述第一 AlxlInX2Gai_xl_X2N层的硅浓度大于所述第一 AlxlInX2Gai_xl_X2N层的碳浓度，所述第二 AlY1InY2Gai_Y1_Y2N层的位错密度小于1 X 108cm_2，所述第一电极在所述第一 AlxlInX2Gai_xl_X2N层上形成肖特基结。4.如权利要求3所述的III族氮化物电子器件，其特征在于，所述第一AlxlInX2Gai_xl_X2N 层的碳浓度为lX1017cm_3以上。5.如权利要求1至4中任一项所述的III族氮化物电子器件，其特征在于， 所述第一 AlnInX2Gai_xl_X2N层为AlGaN势垒层，该III族氮化物电子器件为异质结晶体管， 所述第一电极为所述异质结晶体管的栅极，所述第二电极为所述异质结晶体管的漏极，该III族氮化物电子器件还包括设置于所述第一 AlxiInx2Ga1H2N层上的源极。6.如权利要求5所述的III族氮化物电子器件，其特征在于，所述第二AlY1InY2Gai_Y1_Y2N 层包含GaN。7.如权利要求1至4中任一项所述的III族氮化物电子器件，其特征在于， 所述第一 AlxiInx2Gam2N 层为 AlGaN 层，该III族氮化物电子器件为肖特基势垒二极管， 所述第一电极为所述肖特基势垒二极管的阳极， 所述第二电极为所述肖特基势垒二极管的阴极。8.如权利要求1至7中任一项所述的III族氮化物电子器件，其特征在于，还包括具有 1 X IO8CnT2以下的位错密度的GaN衬底，所述第二 AlY1InY2Gai_Y1_Y2N层设置于所述G...

【专利技术属性】
技术研发人员：桥本信，田边达也，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：JP[日本]