本发明专利技术提供一种改变执行上下文的方法，其包含接收上下文选择输入。在第一时钟相位中，所述方法包含将数据从正常执行上下文的第一锁存器元件移位到所述正常执行上下文的第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件。在第二时钟相位中，所述方法包含将所述阴影执行上下文的第四锁存器元件的所述阴影数据移位到所述正常执行上下文的所述第一锁存器元件中及将所述正常执行上下文的所述第二锁存器元件的所述数据移位到所述阴影执行上下文的所述第三锁存器元件中。在特定实施例中，所述方法可包含接收测试模式选择及将例如扫描测试或自动测试型式所生成的数据等测试数据移位到测试输出。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术揭示内容大体来说涉及上下文切换，例如在正常、阴影及测试上下文中间 切换。
技术介绍
技术的进步已经形成了更小且功能更强的个人计算装置。例如，各种便携式个人计算装置(其中包含例如便携式无线电话、个人数字助理(PDA)及寻呼装置等无线 计算装置)均为小型、质轻且便于用户携带。更具体来说，便携式无线电话(例如， 蜂窝式(模拟及数字)电话及IP电话)可经由无线网络传送话音及数据包。此外， 许多此类无线电话均包含并入本文中的其它类型的装置。例如，无线电话还可包含数 字照相机、数字摄像机、数字录音机及音频文件播放器。同样，此类无线电话可包含 用于接入因特网的web接口。同样，这些无线电话包含显著的计算能力。为提供多种功能，此类便携式个人计算装置通常包含多进程系统，例如多线程处 理器(例如，能够一次处理一个以上程序或进程的处理器)。在多线程处理系统中， 所述操作系统在各种线程(进程)中间共享所述处理器。所述线程(进程)由所述操 作系统构造。此共享通常通过在进程之间切换来实施，其中每一进程表示一上下文。一般来说，多线程处理系统通常具有可包含寄存器单元阵列的寄存器文件。每一 寄存器单元通常包含在上下文(进程)之间选择的输出多路复用器，所述上下文可提 供给所述寄存器单元阵列的多路复用器以在(例如)寄存器堆内的数据组/行中间选 择。在此实例中，通过控制每一单元的输出多路复用器来实施上下文切换以将选定的 上下文提供给寄存器单元阵列的多路复用器。在特定实例中，寄存器可以是基于逻辑 锁存器的存储寄存器或基于静态随机存取存储器(SRAM)的存储寄存器。将每一存 储寄存器单元的输出多路复用器馈送到整个寄存器单元阵列的另一输出多路复用器中。由于半导体制造技术的进步，例如处理器等集成电路装置在大小上已减小，且此 类集成电路的密度及复杂性已增加。此较大电路密度已使测试更为困难及昂贵。可测 性设计(DFT)是指一种用于通过在集成电路装置内包含测试逻辑及用于接入此测试 逻辑的接入点来减小与设计测试相关联的复杂性的技术。现代集成电路通常并入各种 测试设计(DFT)结构以增强其固有可测性。通常，所述DFT结构基于扫描设计或 自动测试型式生成(ATPG)设计，其中可将扫描测试或ATPG测试数据提供给测试 引脚，或其中可将多个外部可接入扫描链嵌入到集成电路中。通常，扫描测试设计与故障模拟及组合自动测试型式生成(ATPG)联合使用以生成用于产生测试及原型除 错进程的制造及诊断测试型式。为提供DFT功能，电路可具有测试输入，所述测试输入可在测试模式期间被接 入且可在正常非测试操作期间被连结到逻辑电平。可引入多路复用器以在测试与非测 试模式之间选择且将数据型式提供给阵列输出多路复用器。对于基于静态锁存器的寄存器堆，此类基于寄存器单元的输出多路复用器通常被 用来在正常或阴影上下文之间选择以提供两个执行数据上下文，例如正常数据上下文 (当前进程)及阴影数据上下文(第二进程)。为添加测试容量，可将额外的二到一 多路复用器添加到用于额外的扫描测试数据的寄存器锁存器的输入。对于静态随机存 取存储器(SRAM)类型的寄存器堆，可需要双端口存储器单元来支持正常数据上下 文与阴影数据上下文两者。此外，为实现可测性，可需要额外的逻辑来支持存储器嵌 入式自测试(MEMBIST)。此额外逻辑在正常及阴影数据上下文存取时间中引入不 期望的延迟。因此，可有利地为基于锁存器的寄存器堆提供一种改善的上下文切换机构及DFT (可测性设计)能力。
技术实现思路
在特定实施例中，提供一种改变执行上下文的方法，其包含接收上下文选择输入。 在第一时钟相位中，所述方法包含将数据从正常执行上下文的第一锁存器元件移位到 第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影 执行上下文的第四锁存器元件。在第二时钟相位中，所述方法包含将阴影执行上下文 的第四锁存器元件的阴影数据移位到正常执行上下文的第一锁存器元件中及将正常 执行上下文的第二锁存器元件的数据移位到阴影执行上下文的第三锁存器元件中。在另一特定实施例中，提供一种上下文切换机构或寄存器堆，其包含第一数据上 下文逻辑、第二数据上下文逻辑及反馈连接。所述第一数据上下文逻辑包含第一输入 多路复用器及第一数据锁存器对。所述第一输入多路复用器包含数据输入及阴影输 入。所述第一输入多路复用器响应于上下文选择输入以将数据输入或阴影输入选择性 地耦合到第一数据锁存器的输入。所述第一数据锁存器对包含耦合到电路装置的第一 数据锁存器输出。所述第二数据上下文逻辑包含第二输入多路复用器、第二数据锁存 器对。所述第二数据上下文逻辑输出耦合到第一输入多路复用器的阴影输入。所述第 二输入多路复用器包含扫描测试输入及反馈输入，且响应于模式选择输入以将扫描测 试输入或反馈输入选择性地耦合到第二数据锁存器的输入。反馈连接将第一数据上下 文逻辑的输出耦合到第二输入多路复用器的反馈输入。所提供的一个特定优点在于，可建立两个或两个以上数据执行上下文以向相关联 的电路装置提供数据而不需要输出多路复用器在数据执行上下文之间选择。通过省去输出多路复用器，可减小设计复杂性，使用较少布局面积并增大寄存器堆的速度/性 能。另一特定优点是，通过省去输出多路复用器，减少了寄存器堆从数据输入到数据 输出的存取时间。所提供的另-一特定优点在于，正常数据上下文及阴影数据上下文的反馈布置允许 借助现有的逻辑装置将测试型式数据扫描进及扫描出正常及阴影上下文逻辑。附图说明通过参照附图，所属
的技术人员可更好地了解本专利技术揭示内容，且其许 多特征及优点变得显而易见。图1是包含嵌入式可测性设计(DFT)功能的寄存器单元的上下文切换装置的特 定说明性实施例的方块图。图2是图解说明从正常数据上下文到阴影数据上下文的转变的第一相位的特定 实施例的图1的上下文切换装置的方块图。图3是图解说明从正常数据上下文到阴影数据上下文的转变的第二相位的特定 实施例的图1的上下文切换装置的方块图。图4是图解说明扫描测试操作期间的数据上下文的图1的上下文切换装置的方块图。图5是一种利用上下文切换装置以在正常上下文与阴影上下文之间选择以将当前输入数据、阴影输入数据或扫描输入数据选择性地提供给电路装置的方法的特定说明性实施例的方块图。图6是一种包含多个上下文的上下文切换机构的特定说明性实施例的方块图。 图7是包含处理器的例示性便携式通信装置的一般示意图，所述装置可利用具有上下文切换装置的输入寄存器堆，例如针对图1-6的系统及方法所描述的上下文切换装置。在不同图式中，使用相同的参考符号来指示相似或相同的物项。 具体实施例方式图1是包含耦合到阵列输出多路复用器103的上下文切换装置102的系统100 的特定说明性实施例的方块图，所述多路复用器可以是多到一多路复用器。上下文切 换装置102可与界定寄存器堆的寄存器单元阵列的寄存器单元相关联。系统100可充 当处理器的一部分，例如，所述处理器可以是多线程数字信号处理器(DSP)。上下 文切换装置102包含第一数据上下文逻辑，例如正常数据上下文104，及第二数据上 下文逻辑，例如阴影数据上下文106。正常数据上下文104可存储与第一进程相关联 的数据，且阴影数据上下本文档来自技高网...
【技术保护点】
一种上下文切换装置，其包括： 第一数据上下文逻辑，其包括第一输入多路复用器及第一数据锁存器，所述第一输入多路复用器包含数据输入及阴影输入，所述第一输入多路复用器响应于上下文选择输入而将所述数据输入及所述阴影输入中的一者选择性地耦合到所 述第一数据锁存器的输入，所述第一数据锁存器包含耦合到电路装置的第一数据锁存器输出； 第二数据上下文逻辑，其包括第二输入多路复用器、第二数据锁存器及第二数据上下文逻辑输出，所述第二数据上下文逻辑输出耦合到所述第一输入多路复用器的所述阴影 输入，所述第二输入多路复用器包含扫描测试输入及反馈输入，所述第二输入多路复用器响应于模式选择输入而将所述扫描测试输入及所述反馈输入中的一者选择性地耦合到所述第二数据锁存器的输入；及 反馈连接，其将所述第一数据上下文逻辑的输出耦合到所述 第二输入多路复用器的所述反馈输入。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：林任从，爱辛阿尔弗雷德郭，徐迪藻，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。