用于减少内容可寻址存储器中的功率消耗的方法和设备技术

在不会不利地影响性能的情况下减少多级分层内容可寻址存储器（ＣＡＭ）中的功率消耗。根据多级分层ＣＡＭ电路的一个实施例，所述ＣＡＭ电路包括多个较低级匹配线、多个较高级匹配线和匹配线恢复电路。所述较低级匹配线经配置以在预估计周期期间恢复到预估计状态。所述较高级匹配线经配置以在估计周期期间捕获所述较低级匹配线中的一个或一个以上的相应群组的估计状态，且在所述预估计周期期间恢复到预估计状态。所述匹配线恢复电路经配置以防止所述较低级匹配线中的至少一者响应于对应的启用信息而恢复到所述预估计状态，所述启用信息例如是指示是否利用匹配线搜索结果的一位或多位。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及内容可寻址存储器(Content Addressable Memories，CAMs)，且明确地说，涉及在不会不利地影响CAM性能的情况下减少CAM功率消耗。
技术介绍
与随机存取存储器(RAM)(其中RAM返回存储在供应到所述RAM的地址处的数据字)不同，内容可寻址存储器(CAM)搜索其整个存储器以获得与输入到所述CAM的搜索字匹配的数据型式。如果找到所述数据型式，那么CAM返回找到所述字的一个或一个以上存储地址的列表。在一些CAM中，还返回数据字或其它相关联的数据。因此，CAM常被用作关联阵列。CAM包括多个条目，每一条目具有许多经配置以存储数据的CAM单元。所述CAM单元可为二进制的(存储二进制数据)或三进制的(存储二进制数据或“无关”状态)。每一CAM单元耦合到一匹配线。在CAM搜索操作期间，可向CAM提供搜索字段。响应于搜索字段输入，每一匹配线指示其相应的CAM单元是否含有与搜索字段的某一部分匹配的数据。在搜索操作完成之后，匹配线常规上恢复到预估计状态，以在随后的搜索期间改进CAM性能。举例来说，在预估计周期期间，常规上将匹配线预充电高达逻辑“1”值。在随后的CAM搜索操作期间，对与不含有匹配数据的CAM单元相关联的匹配线进行放电。只有那些耦合到存储匹配数据的CAM单元的匹配线才保持充电高。由此，仅一个与一条目相关联的CAM单元需要含有用于将被识别为含有失配数据型式的条目的失配数据。此被称为未命中。相反，如果条目中的每一单元得出匹配，那么将所述条目识别为含有匹配型式，其被称为命中。以下常规CAM含有多个级的分层匹配线，以用于减少匹配线上的电容性负载，其影响CAM性能和功率消耗。在此些多级分层CAM中，服务一组CAM单元的局部匹配线耦合到单个全局匹配线。由对应的全局匹配线反映由一个或一个以上局部匹配线指示的失配。由此，如果全局匹配线的对应局部匹配线中的任何一者指示未命中，那么全局-->匹配线指示未命中。相反，如果全局匹配线的所有对应局部匹配线指示命中，那么全局匹配线指示命中。视CAM的大小而定，一个或一个以上中间级的匹配线可包含在局部匹配线与对应的全局匹配线之间，以进一步减少电容性负载。不管特定CAM结构如何，处理CAM搜索结果的一些应用程序可能只需要用于CAM条目的子集的搜索结果。举例来说，一些应用程序可丢弃或忽略对特定CAM条目的某些部分的命中/未命中搜索结果，而使用与所述条目中的其它部分相关联的搜索结果。一种用于忽略对特定CAM单元的命中/未命中搜索结果的常规方法是使不受关注的CAM单元从其相应的匹配线断开。举例来说，晶体管装置可串联放置在CAM单元的输出节点与其相应的匹配线之间。当晶体管被关断时，CAM单元从其匹配线去耦。由此，所述CAM单元的内容不会影响CAM单元的匹配线的状态。即，匹配线保持在其预估计状态，例如预充电高状态，而不管其对应CAM单元是否含有匹配数据。然而，即使有将忽略与CAM单元相关联的搜索结果，仍要消耗功率在预估计周期期间对所述CAM单元的匹配线进行预充电。另外，当选通晶体管被接通时，所述晶体管将CAM单元的输出节点耦合到匹配线。此配置将额外电容添加到CAM单元的输出节点，因此使匹配线操作减慢，且消耗额外功率。用于忽略特定搜索结果的另一常规方法导致多级分层CAM停用与不受关注的局部匹配线相关联的全局匹配线启用电路。举例来说，控制是否可对经预充电的全局匹配线进行放电的时钟信号由启用信号选通。如果时钟信号被停用，那么全局匹配线保持在其经预充电的状态，而不管耦合到其的局部匹配线的状态如何。因此，只有在CAM估计周期期间启用的全局匹配线才受其对应局部匹配线的状态影响。当全局匹配线启用电路被停用时，仍消耗功率来对对应的全局和局部匹配线进行预充电。
技术实现思路
根据本文所教示的方法和设备，多级分层内容可寻址存储器(CAM)电路包含匹配线耦合电路，其用于在不会不利地影响CAM操作的情况下减少功率消耗。匹配线耦合电路通过防止不受关注的CAM匹配线恢复到预估计状态(例如通过防止匹配线预充电)来减少功率消耗。因此，在CAM存取循环的预估计周期期间，只有受关注的那些匹配线才恢复到其预估计状态。由匹配线耦合电路接收到或以其它方式获取的启用信息指示哪些匹配线是不受关注的。在一个实施例中，启用信息直接指示哪些匹配线是不受关注的。在另一实施例中，启用信息间接指示哪些匹配线是不受关注的，例如通过识别受关注的匹配线。不管怎样，-->启用信息可包括适合指示特定CAM匹配线是受关注的还是不受关注的的任何信息，例如“关心/无关指示符”、一个或一个以上掩蔽位、一个或一个以上有效/无效位等。除防止某些匹配线的恢复且从而节约功率之外，匹配线耦合电路还使对应的较高级匹配线从被识别为不受关注的匹配线去耦。这防止了当特定的较低级匹配线不恢复到其预估计状态(作为上述功率节约操作的一部分)时的不可预测行为。根据减少多级分层CAM电路中的功率消耗的一个实施例，需要与包含在所述多级分层CAM电路中的一个或一个CAM匹配线相关联的启用信息。防止单个的所述CAM匹配线响应于所述启用信息而恢复到预估计状态。根据多级分层CAM电路的一个实施例，所述CAM电路包括多个较低级匹配线、多个较高级匹配线和匹配线恢复电路。所述较低级匹配线经配置以在预估计周期期间恢复到预估计状态。所述较高级匹配线经配置以在估计周期期间捕获所述较低级匹配线中的一个或一个以上的相应群组的估计状态，且在所述预估计周期期间恢复到预估计状态。所述匹配线恢复电路经配置以防止较低级匹配线中的至少一者响应于对应的启用信息而恢复到预估计状态，例如在匹配线被视为对应于无关(经掩蔽的)或无效内容的情况下。多级分层CAM电路可包含在例如高速缓冲存储器和缓冲器的各种存储器装置中或与之相关联。根据翻译旁视缓冲器(Translation Lookaside Buffer，TLB)的一个实施例，TLB包括具有多个条目和对应匹配线的多级分层CAM电路。所述多级分层CAM电路经配置以存储与所述条目相关联的启用信息，且将虚拟存储器地址翻译成对应的物理存储器地址。当前TLB上下文中的启用信息对应于指示TLB条目的有效性的一位或多位。所述多级分层CAM电路经配置以防止单个的匹配线响应于启用信息而恢复到预估计状态。当然，本专利技术不限于上述特征和优点。所属领域的技术人员在阅读以下具体描述内容后，且在观看附图后，将认识到额外特征和优点。附图说明图1是说明减少功率消耗的具有匹配线耦合电路的多级分层内容可寻址存储器(CAM)电路的一实施例的部分框图。图2是说明用于减少多级分层CAM电路中的功率消耗的程序逻辑的一实施例的逻辑流程图。图3是说明包含在多级分层CAM中的匹配线耦合电路的一个实施例的框图。-->图4是说明包含CAM匹配线耦合电路的微处理器的一实施例的框图。图5是说明包含在多级分层CAM中的匹配线耦合电路的另一实施例的框图。具体实施方式图1部分说明减少CAM操作期间的功率消耗的多级分层内容可寻址存储器(CAM)电路10的一实施例。CAM电路10具有用于存储数据的多个存储器单元12，例如二进制或三进制CAM单元。CAM单元12布置在群组14中。群组14中的每一CAM单元1本文档来自技高网...

【技术保护点】
一种减少多级分层内容可寻址存储器（ＣＡＭ）电路中的功率消耗的方法，所述方法包括：　获取与包含在所述多级分层ＣＡＭ电路中的一个或一个以上ＣＡＭ匹配线相关联的启用信息；以及　防止单个的所述ＣＡＭ匹配线响应于所述启用信息而恢复到预估计 状态。

【技术特征摘要】
【国外来华专利技术】US 2006-8-4 11/462,4551.一种减少多级分层内容可寻址存储器(CAM)电路中的功率消耗的方法，所述方法包括：获取与包含在所述多级分层CAM电路中的一个或一个以上CAM匹配线相关联的启用信息；以及防止单个的所述CAM匹配线响应于所述启用信息而恢复到预估计状态。2.根据权利要求1所述的方法，其中被防止恢复到所述预估计状态的所述单个的CAM匹配线中包括局部CAM匹配线和中间CAM匹配线中的至少一者。3.根据权利要求1所述的方法，其中防止单个的所述CAM匹配线响应于所述启用信息而恢复到预估计状态包括：防止匹配线预充电。4.根据权利要求1所述的方法，其中防止单个的所述CAM匹配线响应于所述启用信息而恢复到预估计状态包括：防止匹配线预放电。5.根据权利要求1所述的方法，其中防止单个的所述CAM匹配线响应于所述启用信息而恢复到预估计状态包括：停用经配置以使所述单个的CAM匹配线恢复到其相应的预估计状态的电路。6.根据权利要求1所述的方法，其进一步包括：防止单个的所述CAM匹配线响应于所述启用信息而影响对应的较高级CAM匹配线的预估计状态。7.根据权利要求6所述的方法，其中防止单个的所述CAM匹配线响应于所述启用信息而影响对应的较高级CAM匹配线的预估计状态包括：启用经配置以使单个的所述CAM匹配线从其对应的较高级CAM匹配线去耦的电路。8.根据权利要求6所述的方法，其中所述较高级CAM匹配线包括中间CAM匹配线和全局CAM匹配线中的至少一者。9.根据权利要求6所述的方法，其中所述启用信息包括一位或多位，所述一位或多位指示是否利用与单个的所述CAM匹配线相关联的搜索结果。10.一种多级分层内容可寻址存储器(CAM)电路，其包括：多个较低级匹配线，其经配置以在预估计周期期间恢复到预估计状态。多个较高级匹配线，其经配置以在估计周期期间捕获所述较低级匹配线中的一个或一个以上的相应群组的估计状态，且在所述预估计周期期间恢复到预估计状态；以及匹配线恢复电路，其经配置以防止所述较低级匹配线中的至少一者响应于对应的启用信息而恢复到所述预估计状态。11.根据权利要求10所述的多级分层CAM电路，其中所述匹配线恢复电路经配置以通过防止匹配线预充电来防止所述较低级匹配线中的至少一者响应于启用信息而恢复到所述预估计状态。12.根据权利要求10所述的多级分层CAM电路，其中所述匹配线恢复电路经配置以通过防止匹配线预放电来防止所述较低级匹配线中的至少一者响应于启用信息而恢复到所述预估计状态。13.根据权利要求10所述的多级分层CAM电路，其中所述匹配线恢复电路进一步经配置以防止一个或一个以上中间匹配线响应于所述启用信息而恢复到预估计状态。14.根据权利要求10所述的多级分层CA...

【专利技术属性】
技术研发人员：蔡贾名，杰弗里赫伯特费希尔，迈克尔泰坦潘，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]