【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种抖动抑制电路和一种抖动抑制方法。
技术介绍
在数字传输网络中，使用脉冲插入方法来复用异步信号。在脉冲插入方法中，在接 收端需要解插入处理。由于执行过解插入处理的信号具有较大的抖动，所以需要抑制这种 抖动。传统上，作为解插入抖动的抑制方式，如在专利文献1中所公开的那样，已经系统 地陈述了使用存储器和数字锁相环(DPLL)的方法。在该方法中，可以通过将输入数据一次 写入存储器，并使用具有较少抖动的输出时钟从存储器中读出该数据，然后将其输出来抑 制包括在输入时钟和输入数据中的抖动。通过DPLL来维持所述输入时钟和所述输出时钟 之间的频率同步，使得不会发生由于存储器的溢出和下溢而导致数据不连续。通常，在PLL(锁相环)中，为了实现短的捕捉时间(pull-in time)，需要扩大环路 的带宽。另一方面，为了抑制输入信号的抖动分量，环路带宽需要变窄以便输出时钟不会跟 随输入时钟的抖动。环路的带宽主要是由环路滤波器的带宽决定的。因此，在传统抖动抑制电路中，为了实现较高的抖动抑制效果，需要使环路滤波器 的带宽变窄，因而，存在捕捉时间变长的问题。另外，在PL...
【技术保护点】
一种使用数字锁相环的抖动抑制电路，其特征在于，通过根据输入时钟和输出时钟之间的相位差确定环路是否处于同步状态，并根据确定的结果来改变环路滤波器的特性，来实现缩短捕捉时间和抑制抖动。
【技术特征摘要】
【国外来华专利技术】...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。