【技术实现步骤摘要】
【国外来华专利技术】
本公开内容描述了一种Si衬底上的高空穴迁移率p沟道Ge晶体管结构。
技术介绍
大多数现代电子器件(例如，计算机和蜂窝电话)可能包括半导体器件。半导体 器件可以被制造为分立器件(例如晶体管)和/或被制造为可以包括单个半导体衬底上的 许多互连器件的集成电路。半导体器件的性能可以由例如掺杂物的杂质的受控添加来进行 控制。在设计半导体器件和可能包括半导体器件的电子器件时，设计考虑可以包括器件速 度和功耗。 例如，硅(Si)可以用作衬底，锗(Ge)可以用于有源沟道层。Si和Ge的不 相等晶格常数可能要求在Si衬底和Ge有源沟道层之间包括一个或多个过渡层或缓冲层。 没有这些缓冲层，晶格失配可能导致可能使得器件不能工作或可能使得器件过早发生故障 的缺陷。为了解决晶格失配，可以将Si和Ge的化合物，例如St—xGex(x = 0. 4_0. 7)用于这 些缓冲层。尽管这些缓冲层可以解决晶格失配，但是他们不能提供完全的解决方案。由于 St—xGex的带隙相对较低，所以Ge有源沟道层可能会遭受到有源沟道和Si^xGex缓冲层之间 的平行传导(parallel conduction...
【技术保护点】
一种半导体器件，包括Ｓｉ衬底；在所述Ｓｉ衬底上的缓冲层，所述缓冲层包括ＧａＡｓ成核层、第一ＧａＡｓ缓冲层和第二ＧａＡｓ缓冲层；在所述缓冲层上的底部阻挡层，所述底部阻挡层的带隙大于大约１．１ｅＶ；在所述底部阻挡层上的Ｇｅ有源沟道层，其中，所述底部阻挡层和所述Ｇｅ有源沟道层之间的价带偏移大于大约０．３ｅＶ；以及在所述Ｇｅ有源沟道层上的ＡｌＡｓ顶部阻挡层，其中，所述ＡｌＡｓ顶部阻挡层的带隙大于大约１．１ｅＶ。
【技术特征摘要】
【国外来华专利技术】US 2007-8-30 11/847,780一种半导体器件，包括Si衬底；在所述Si衬底上的缓冲层，所述缓冲层包括GaAs成核层、第一GaAs缓冲层和第二GaAs缓冲层；在所述缓冲层上的底部阻挡层，所述底部阻挡层的带隙大于大约1.1eV；在所述底部阻挡层上的Ge有源沟道层，其中，所述底部阻挡层和所述Ge有源沟道层之间的价带偏移大于大约0.3eV；以及在所述Ge有源沟道层上的AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大于大约1.1eV。2. 根据权利要求1所述的半导体器件，其中 所述底部阻挡层为GaAs。3. 根据权利要求1所述的半导体器件，其中 所述底部阻挡层为AlAs。4. 根据权利要求1所述的半导体器件，其中所述Si衬底具有朝着[110]方向的在大约2度至大约8度范围内的(100)斜切。5. 根据权利要求1所述的半导体器件，其中所述GaAs成核层的厚度在大约30人(埃)到大约500A的范围内，所述第一 GaAs缓冲 层的厚度在大约0. 2 m到大约1. 0 m的范围内，并且所述第二 GaAs缓冲层的厚度在大约0. 2iim到大约5. Oiim的范围内。6. 根据权利要求1所述的半导体器件，还包括在所述第二GaAs缓冲层上的第一掺杂层，其中，所述底部阻挡层在所述第一掺杂层 上，其中，掺杂物为铍或碳。7. 根据权利要求1所述的半导体器件，还包括在所述AlAs顶部阻挡层上的第二掺杂层，其中，掺杂物为铍或碳。8. —种方法，包括提供具有朝着[110]方向的(100)斜切的Si衬底； 在所述Si衬底上生长GaAs成核层；在所述GaAs成核层上生长第一 GaAs缓冲层，所述生长包括热循环退火； 在所述第一 GaAs缓冲层上生长第二 GaAs缓冲层；在所述第二GaAs缓冲层上生长底部阻挡层，其中，所述底部阻挡层的带隙大于大约1. leV ;在所述底部阻挡层上生长Ge有源沟道层，其中，所述底部阻挡层和所述Ge有源沟道层 之间的价带偏移大于大约0. 3eV ;在所述Ge有源沟道层上生长AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大 于大约1. leV;以及在所述AlAs顶部阻挡层上生长GaAs接触层。9. 根据权利要求8所述的方法，其中 所述底部阻挡层为GaAs或AlAs。10. 根据权利要求8所述的方法，还包括在所述第二 GaAs缓冲层上生...
【专利技术属性】
技术研发人员：MK胡代特，S达塔，JT卡瓦列罗斯，PG托尔钦斯基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。