具有并行操作模式的Ｉ２Ｃ总线接口制造技术

本发明专利技术提供了一种具有针对Ｉ２Ｃ总线的接口的电子电路。所述接口包括：针对Ｉ２Ｃ总线的时钟线的第一节点；针对Ｉ２Ｃ总线的数据线的第二节点；以及用于在所述时钟线和所述数据线的组合控制下控制所述接口的操作的Ｉ２Ｃ总线控制器。所述电路具有用于连接至多个其他数据线的多个其他节点。所述控制器具有用于在所述时钟线和所述数据线的组合控制下控制从所述其他节点并行地接收多个数据比特或控制向所述其他节点供应多个数据比特的操作模式。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有针对I2C总线的接口的电子电路，并涉及用于在I2C总线控制器上安装的软件。
技术介绍
二线I2C总线(内部集成电路总线)是用于集成电路之间的低速数据通信和控 制的公知串行数据总线。双向的I2C总线使用单个串行时钟线(SCL)和单个串行数据线 (SDA)。I2C总线能够在标准模式下以100千比特/秒的速度传送数据，在快速模式下以最 多400千比特/秒的速度传送数据，以及在高速模式下以3. 4兆比特/秒的速度传送数据。 在美国专利4，689，740中描述了 I2C总线的一些基本特性，该美国专利并入此处作为参考。 本领域技术人员已可以使用本领域中的足够文献来处理I2C总线的配置和使用。
技术实现思路
如果应用需要以高于3. 4兆比特/秒的数据速率来传送数据，则I2C总线不能用 于这一目的。专利技术人现在提出对I2C总线设计进行配置，以允许更高的数据速率。为此，专利技术人提出了一种具有针对I2C总线的接口的电子电路。所述接口包括针 对I2C总线的时钟线的第一节点；针对I2C总线的数据线的第二节点；以及I2C总线控制器， 用于在时钟线和数据线的组合控制下控制所述接口的操作。所述电路具有多个其他节点， 用于连接至多个其他数据线。所述控制器具有用于在时钟线和数据线的组合控制下控制从 所述其他节点并行地接收多个数据比特、或控制向所述其他节点并行地供应多个数据比特 的操作模式。相应地，本专利技术使得能够通过提供附加数据节点并如同在传统I2C总线协议下一 样控制数据传送，来扩大要通过I2C接口而传送的比特的数目。关于特征“多个其他节点”， 要注意，该特征还包括本专利技术的上下文中的单个其他节点的实施例。在实施例中，本专利技术的电路包括具有多个端子的并行寄存器、以及用于在控制器 的控制下将所述多个端子连接至所述第一节点和所述其他节点的装置。并行寄存器在节点 与电路其余部分之间的传送中缓存数据。在I2C总线协议下进行操作的控制器从而控制一 组比特的并行传送。由此并行传送的比特的数目可以等于或小于端子的数目，以便在仍然 使用传统I2C总线协议的情况下提供灵活的配置。在另一实施例中，所述电路包括与所述第二节点连接的移位寄存器，该移位寄存 器也是传统I2C电路系统中的特征。在本专利技术中，所述装置操作用于选择性地将所述端子 连接至所述移位寄存器或连接至所述其他节点。所述端子中的单个、两个、更多个或全部可 以连接至移位寄存器，以实现针对由此连接的端子的传统I2c。其余端子中的一些或全部可 以保持不被使用或可以用于并行传送比特。即，在适当控制下，可以使用I2C总线协议来同 时进行串行和并行数据传送。在另一实施例中，所述控制器操作用于控制所述装置将所述多个端子全部连接至所述第一节点和所述其他节点、或连接至所述移位寄存器。因此，所述控制器实现了传统的串行比特I2C总线协议或并行比特传送。本专利技术还涉及一种用于在具有针对I2C总线的接口的电子电路中的I2C总线控制 器上安装的软件。所述接口包括针对I2C总线的时钟线的第一节点、针对I2C总线的数据 线的第二节点、以及用于连接至多个其他数据线的多个其他节点。I2C总线控制器操作用于 在所述时钟线和所述数据线的组合控制下控制所述接口的操作。所述软件具有用于在所述 时钟线和所述数据线的组合控制下控制从所述其他节点并行地接收多个数据比特、或控制 向所述其他节点并行地供应多个数据比特的指令。如已知的，可以使用运行一块专用软件 的通用控制器来实现I2C总线控制器。还可以在通用控制器上实现本专利技术，该通用控制器 具有在传统I2C协议下维护并行比特传送的一块软件。本专利技术的配置(称作并行内部IC(PI2C))可以用于高速数据传送(上述高于3. 4 兆比特/秒的速率)。PI2C总线基于在单个操作I2C周期中发送整个字或字节(可以扩展 为16比特或32比特)，从而可以针对8位字节以因子8提高数据传送速率。在这种字节模 式操作中，I2C高速模式下的最大可获得速度是大约8X3. 4(27)兆比特/秒。然而，需要再 提供7个数据管脚。PI2C器件具有9管脚接口(如在传统I2C操作中一样一个针对数据、 一个针对时钟，另外七个针对数据)。由于使用I2C时钟线(SCL)和最低有效数据位(SDAO) 来发信号通知各种预定义的I2C状态，因此总线与(串行)I2C完全后向兼容。为了完整，参考以下公布。韩国专利申请公开1020030065820涉及一种针对车辆信息终端的微控制单元 (MCU)的总线扩展设备。MCU具有I2C接口。I2C接口的数据线连接至多个扩展器，I2C接口 的时钟线连接至相同的多个扩展器。然后，每个扩展器将I2C接口信号转换成与用于连接 至多个外围设备的SPI(串行外围接口)总线相适合的信号。该参考文献既没有教导又没 有建议本专利技术中针对并行比特传送而配置的I2C总线控制器。IP. COM JOURNAL, IP. COM INC.，West Henrietta, NY, US,"I2CSlave To Remote Parallel Bus Master，，，reference PAN :IPC0M000006592D，reference AN :XP013001687， reference IRN :ISSN1533-0001,publication date Jan. 16，2002解决以下问题。目前存在 可附着至微控制器并行总线并充当I2C主设备的商业可用设备，并且存在作为具有单字节 类别1/0的I2C从设备的设备。然而，如果设计需要多于8个字节可经由I2C来访问，则保 持针对每8个比特添加另一设备将变得昂贵，并且针对该设备仅存在8个唯一地址，因此单 个总线可以仅支持最多总计64比特。该公布公开了一种设计，通过实现允许用户通过指定 地址来选择不同字节的地址总线，来解决比特限制。这允许用户将被设计为与微控制器直 接进行接口连接的任何设备附着至I2C总线。这使得大量的电子设备可通过公共三线接口 来访问。当与前述I2C主设备一起使用时，本专利技术允许创建具有I2C接口的远程并行总线。 同样，该参考文献既没有教导又没有建议本专利技术中针对并行比特传送而配置的I2C总线控 制器。附图说明通过示例并参照附图，进一步详细解释本专利技术，其中，图1是本专利技术中的电路的框 图。具体实施例方式图1是具有I2C兼容串行接口的、在具有I2C总线102的数据通信系统中使用的电 路100的框图。该接口具有I2C控制器104(典型地，状态机)和移位寄存器106，I2C控制 器104和移位寄存器106用在传统I2C模式下，即，使用单个时钟线108 (SCL)和单个数据 线110 (SDAO)。控制器104具有控制输入R/W、SEL和CLK。控制输入R/W确定电路100是 从I2C总线接收数据(“读”)还是向I2C总线供应数据(“写”)。控制输入SEL用于如下 所解释的那样选择控制器104的操作模式。控制输入CLK接收在电路100处产生的内部时 钟信号或代表电路100接收内部时钟信号。移位寄存器106用于向I2C总线102供应或从 I2C总线102接收构成数据的各个比特或要由电路100处理的地址，其中I2C总线102是串 行总线。电路100包括并行寄存器11本文档来自技高网...

【技术保护点】
一种具有针对Ｉ↑［２］Ｃ总线（１０２）的接口的电子电路，其中，所述接口包括：－针对Ｉ↑［２］Ｃ总线的时钟线（１０８）的第一节点；－针对Ｉ↑［２］Ｃ总线的数据线（１１０）的第二节点；－Ｉ↑［２］Ｃ总线控制器（１０４），用于在时钟线和数据线的组合控制下控制所述接口的操作；以及－多个其他节点，用于连接至多个其他数据线；其中，所述控制器具有用于在时钟线和数据线的组合控制下控制从所述其他节点并行地接收多个数据比特、或控制向所述其他节点并行地供应多个数据比特的操作模式。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：桑迪普阿格拉沃尔，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]