一种数字音视频信号串行解串器及其实现方法技术

一种数字音视频信号串行解串器及其实现方法，属于平板显示技术领域。可用于ＬＣＤ、ＬＣｏＳ、ＡＭＯＬＥＤ等微型显示器的串行接口电路。本发明专利技术的串行解串器，其串行编码电路包括图像预先处理电路、相邻像素比较器、相似性编码电路、相异性编码电路、扰码编码电路、多路选择器一、控制时钟电路和同步发生器等８个单元电路组成；本发明专利技术基于视频图像相邻像素的相似性，提出了一种改进的扰码机制，特别是对于数字视频信号的串行传输技术，具有结构简单、额外系统开销较小的特点，同时本发明专利技术具有同时传输音频信号的功能。

【技术实现步骤摘要】

本专利技术属于平板显示
，涉及一种数字视频信号串行解串器。
技术介绍
随着平板显示技术的发展，各种高清晰数字图像显示器件和移动媒体显示器件成 为市场的主流，作为显示系统关键要素之一的显示屏与音视频处理器之间的接口技术，近 年来具有很大的发展，传统的模拟视频接口如CVBS、VGA接口等，已经不能适应各种高清 晰显示系统和移动显示系统的要求，正逐步被各种数字视频接口技术所取代。迅速发展起 来的HD-SDI、DVI、HDMI, DiiVA, DisplayPort等新型数字视频接口技术正在当代信息显示 产业起着重要的作用，具有广阔的市场前景，为了满足大信息量的显示内容，提高显示器接 口电路的传输速率，这些新型的数字接口技术都采用了高速串行数据接口(Serial Data Interface, SDI)。由于音视频处理器和显示器件都是并行的数据接口，因此高速率、高效 率的数字音视频信号的串行解串器是实现高速串行数据传输的关键技术，为了实现直流平 衡和满足时钟恢复所需要的状态切换，在已有技术当中，高速串行解串器所采用的技术有 两种，即8B/10B编码技术和扰码编码技术。其中8B/10B编码技术是美国IBM公司1983年 的专利，也是应用最广泛的编码技术，该技术的主要缺点就是额外增加高达25%的系统开 销，近年来人们提出了集中降低8B/10B系统开销的方法如64B66B等，但都以提高硬件设计 复杂度为代价，换取较低的系统开销；扰码是一种将伪随机序列与原始码流混合的方法来 实现转换、直流平衡等目的，扰码不需要额外的带宽。DVI、HDMI基于最小化传输差分信号 (TMDS)信道，采用了 8b/10b编码技术，而HD-SDI采用了扰码技术。
技术实现思路
本专利技术的目的是提供一种用于数字音视频高速串行传输接口的串行 解串器及其实现方法，为了简化电路结构，实现高效率、高速率的有线与无线音视频信号的 串行传输。本专利技术提供的数字音视频信号串行解串器，包括串行编码电路和解串解码电路； 串行编码电路应用于数据发送端，解串解码电路应用于数据接收端；串行编码电路和解串 解码电路之间通过光纤、无线电波外部传输介质相连；所述的串行编码电路如图8所示，包括图像预先处理电路图像预先处理电路1的输入端有红绿蓝各N位的数字视频信 号总线，与外部视频处理电路相连；控制信号输入端C0N、CK和0E，与控制时钟电路7相连； 其输出端与相邻像素比较器2相连；相邻像素比较器相邻像素比较器2的输入端有两个，一是2N位的数字视频信号 总线与图像预先处理电路1的输出相连，二是控制信号输入端S0，与控制时钟电路7相连； 其输出信号有三组，分别与相似性编码电路3、扰码编码电路5和相异性编码电路6相连；相似性编码电路；相似性编码电路3的输入与相邻像素比较器2的输出相连，其输 出与多路选择器一4相连；扰码编码电路扰码编码电路5的输入与相邻像素比较器2的输出相连，其输出与多路选择器一 4相连；相异性编码电路；相异性编码电路6的输入与相邻像素比较器2的输出相连，其输 出与多路选择器一4相连；多路选择器多路选择器一4的输入端与相似性编码电路3、扰码编码电路5、相异 性编码电路6、同步发生器8和相邻像素比较器2相连，输出端与外部的串行数据接收端相 连；时钟控制电路时钟控制电路7的输入端与外部视频时钟信号、帧同步信号和行 同步信号相连；输出端与图像预先处理电路1、相邻像素比较器2、相似性编码电路3、相异 性编码电路5、扰码编码电路6和同步发生器8相连；同步发生器同步发生器8的输入端与外部并行音频数据总线、行同步、帧同步和 音频信号有效控制信号相连；其输出端与控制时钟电路7和多路选择器一 4相连；所述的解串解码电路包括时钟数据恢复电路37、数据串并转换和时钟下变换电 路38、标志码识别和数据多路控制电路39、相似性解码电路40、扰码解码电路41、相异性解 码电路42、同步和音频信号恢复电路43和本地时钟44，上述电路的相互连接关系如图9所 示；时钟数据恢复电路37的输入端与外部相连；参考时钟输入端与本地时钟44相连；恢复 出来的同步时钟和串行数据输出端与数据串并转换与时钟下变换电路38相连；标志码识 别和数据多路控制电路39由2N+2位数据锁存器七46、同步标志码识别电路47和数据标志 码识别电路48组成；其并行数据输入端和工作时钟Clock输入端与数据串并转换与时钟下 变换电路38相连；工作时钟Clock输出端与相似性解码电路40、扰码解码电路41、相异性 解码电路42、同步和音频信号恢复电路43分别相连，并作为并行视频时钟输出信号与外部 相连。所述的串行编码电路的图像预先处理电路1内部由三基色图像数据分时输出控 制电路9、数据锁存器一 10和数据锁存器二 11组成；三基色图像数据分时输出控制电路9 在CON信号和时钟信号CK的控制下分时的将红绿蓝图像的奇数顺序的像素数据送到数据 锁存器一 10，而将偶数顺序的像素数据送到数据锁存器二 11，然后在输出使能信号OE有效 时，同时将两个像素数据输出到相邻像素比较器2。所述的串行编码电路的的相邻像素比较器2，内部由同或电路12、相似性标志寄 存器13、编码电路14和多路选择器二 15组成；相邻像素比较器2对图像预先处理电路1 输出的不重叠相邻像素，进行按位同或运算，运算结果放在N位相似性标志寄存器13中；编 码电路14对相似性标志寄存器13中的数值进行编码，当这N位数据中有N-I个1或以上 时，编码电路14则输出S1S2S3 = 100，当这N位数据中有N-I个0或以上时，编码电路14 则输出S1S2S3 = 010，其他情况下，编码电路14输出S1S2S3 = 001 ；多路选择器二 15在信 号S1S2S3的控制下将两个不重叠相邻像素分别送到相似性编码电路3、相异性编码电路6 和扰码编码电路5，同时S1S2S3信号分别作为相似性编码电路3、扰码编码电路5和相异性 编码电路6的使能信号。所述的串行编码电路的的相似性编码电路3由数据锁存器三16、数据锁存器四 20、按位取反电路19、隔位插入电路17和标识插入电路18组成；当相邻像素比较器2输出 的Sl = 1时，数据锁存器三16和数据锁存器四20采集数据线上的数据，其中数据锁存器 四20中的数据经按位取反电路19处理后，在隔位插入电路17中和第1个像素混合，组成新的2N位数据，规定从高位起2n+l位是第1个像素的数据，2η位是第2个像素的数据，η 小于8 ；标识插入电路18在2Ν位数据前面插入10，将数据变成2Ν+2位串行码输出。所述的串行编码电路的的相异性编码电路6由数据锁存器五21、数据锁存器六 24、隔位插入电路22和标识插入电路23组成；当相邻像素比较器2输出的S2 = 1时，数据 锁存器五21和数据锁存器六M采集数据线上的数据，在隔位插入电路22中将第1个像素 和第2个像素混合，组成新的2Ν位数据，规定从高位起2η+1位是第1个像素的数据，2η位 是第2个像素的数据(η小于8)；标识插入电路23在2Ν位数据前面插入01，将数据变成 2Ν+2位串行码输出。所述的串行编码电路的的同步发生器8能够在帧同步和行同步期间处理和传输 数字音频信号，在同步发生器8输出的H信本文档来自技高网...

【技术保护点】
一种数字音视频信号串行解串器，其特征在于该串行解串器包括串行编码电路和解串解码电路；串行编码电路和解串解码电路之间通过光纤、无线电波外部传输介质相连；所述的串行编码电路，包括：图像预先处理电路：图像预先处理电路（１）的输入端有红绿蓝各Ｎ位的数字视频信号总线，与外部视频处理电路相连；控制信号输入端ＣＯＮ、ＣＫ和ＯＥ，与控制时钟电路（７）相连；其输出端与相邻像素比较器（２）相连；相邻像素比较器：相邻像素比较器（２）的输入端有两个，一是２Ｎ位的数字视频信号总线与图像预先处理电路（１）的输出相连，二是控制信号输入端Ｓ０，与控制时钟电路（７）相连；其输出信号有三组，分别与相似性编码电路（３）、扰码编码电路（５）和相异性编码电路（６）相连；相似性编码电路；相似性编码电路（３）的输入与相邻像素比较器（２）的输出相连，其输出与多路选择器一（４）相连；扰码编码电路：扰码编码电路（５）的输入与相邻像素比较器（２）的输出相连，其输出与多路选择器一（４）相连；相异性编码电路；相异性编码电路（６）的输入与相邻像素比较器（２）的输出相连，其输出与多路选择器一（４）相连；多路选择器：多路选择器一（４）的输入端与相似性编码电路（３）、扰码编码电路（５）、相异性编码电路（６）、同步发生器（８）和相邻像素比较器（２）相连，输出端与外部的串行数据接收端相连；时钟控制电路：时钟控制电路（７）的输入端与外部视频时钟信号、帧同步信号和行同步信号相连；输出端与图像预先处理电路（１）、相邻像素比较器（２）、相似性编码电路（３）、相异性编码电路（５）、扰码编码电路（６）和同步发生器（８）相连；同步发生器：同步发生器（８）的输入端与外部并行音频数据总线、行同步、帧同步和音频信号有效控制信号相连；其输出端与控制时钟电路（７）和多路选择器一（４）相连；所述的解串解码电路包括：时钟数据恢复电路（３７）、数据串并转换和时钟下变换电路（３８）、标志码识别和数据多路控制电路（３９）、相似性解码电路（４０）、扰码解码电路（４１）、相异性解码电路（４２）、同步和音频信号恢复电路（４３）和本地时钟（４４）；时钟数据恢复电路（３７）的输入端与外部相连；参考时钟输入端与本地时钟（４４）相连；恢复出来的同步时钟和串行数据输出端与数据串并转换与时钟下变换电路（３８）相连；标志码识别和数据多路控制电路（３９）由２Ｎ＋２位数据锁存器七（４６）、同步标志码识别电路（４７）和数据标志码识别电路（...

【技术特征摘要】

【专利技术属性】
技术研发人员：耿卫东，商广辉，刘艳艳，孙钟林，
申请(专利权)人：南开大学，
类型：发明
国别省市：12[中国|天津]