本发明专利技术公开了一种ＭＩＬ－ＳＴＤ－１７７３总线与高速智能统一总线的直接接口方法，用于解决现有的ＭＩＬ－ＳＴＤ－１７７３总线无法直接接入高速智能统一总线的技术问题。技术方案是采用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口ＳＲＡＭ进行数据缓存，采用高速监视单元对高速双端口ＳＲＡＭ的读写时钟进行智能切换，采用直接调制放大光电转换的方法实现ＭＩＬ－ＳＴＤ－１５５３Ｂ与ＭＩＬ－ＳＴＤ－１７７３的接口，采用ＭＩＬ－ＳＴＤ－１５５３控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与ＭＩＬ－ＳＴＤ－１５５３Ｂ总线直接交互数据，实现ＭＩＬ－ＳＴＤ－１７７３与高速智能统一总线的直接接口。同时，实现了ＭＩＬ－ＳＴＤ－１７７３总线方便灵活地与其他总线之间的互联，减少了系统互联的总线介质数量和系统功耗。
【技术实现步骤摘要】
本专利技术涉及一种总线接口方法，特别涉及一种MIL-STD-1773总线与高速智能 统一总线的直接接口方法。
技术介绍
MIL-STD-1553B是军用飞机应用最为广泛的总线标准，然而MIL_STD_1553B 总线却存在抗干扰能力较弱，不能长距离传输等问题。MIL-STD-1773在解决 MIL-STD-1553B不足的基础上提出，所有终端在总线上以20Mbps的速度在光纤上传送 信息，满足在恶劣环境中以过程控制为目的的军事实时控制系统。MIL-STD-1773数 据总线系统已经开始应用到航空、航天、航海和其他武器装备的军事电子硬设备中，如 NASA在哈勃太空望远镜的固态记录仪中便使用MIL-STD-1773总线来提供命令及控制 通信。随着航空电子系统的发展，系统的集成规模越来越大，各子系统的分工协作集中 体现在总线接口通信和功能运算上，从而要求海量传感器信息、图像信息能够通过高速 智能统一总线实现信息的高速共享，则迫切要求传输速度最高20Mbps的MIL-STD-1773 总线与万兆位的高速智能统一总线能够实现信息共享，而目前MIL-STD-1773总线本身 无法直接与高速统一智能总线相连接。
技术实现思路
为了克服现有的MIL-STD-1773总线无法直接接入高速智能统一总线的问题， 本专利技术提供一种MIL-STD-1773总线与高速智能统一总线的直接接口方法。该方法采 用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置 高速智能统一总线协议，采用高速双端口 SRAM进行数据缓存，采用高速监视单元对 高速双端口 SRAM的读写时钟进行智能切换，采用直接调制放大光电转换的方法实现 MIL-STD-1553B与MIL-STD-1773的接口，再采用MIL-STD-1553控制器的数据端口和 高速智能统一总线的数据端口直接相接的方法与MIL-STD-1553B总线直接交互数据，以 此为基础实现MIL-STD-1773与高速智能统一总线的直接接口。本专利技术解决其技术问题采用的技术方案是，一种MIL-STD-1773总线与高速智 能统一总线的直接接口方法，其特点包括以下步骤1)MIL-STD-1553B 总线数据转化为 MIL-STD-1773 总线数据。信号流MIL-STD-1553B总线数据经过隔离变压器后，再进行检波、整形、开 关、调制和电/光转换后直接耦合到MIL-STD-1773总线网络上。2) MIL-STD-1773 总线数据转化为 MIL-STD-1553B 总线数据。信号流MIL-STD-1773总线数据经过光电转换后，再进行隔直、放大、检 波、开关、调制后，经隔离变压器耦合到MIL-STD-1553B总线网络上。3)MIL-STD-1553B总线数据转化为高速智能统一总线数据。采用变压器耦合器将MIL-STD-1553B总线网络上的信号传递到MIL-STD-1553B总线控制器，MIL_STD_1553B总线控制器对输入进行接收，并将接收 的信号按MIL-STD-1553B总线协议进行数据接收进行协议解析和数据提取，并将提取 的数据通过数据端口传递给高速智能统一总线协议单元。高速智能统一总线协议单元对 MIL-STD-1553B总线提取的数据按照预先配置的总线协议进行编码，并将编码后的数据 以低速时钟写入高速双端口 SRAM中的固定区域，并通知高速监视单元。高速监视单元 在智能总线停止向高速双端口 SRAM中写数据时，首先将高速双端口 SRAM的读写时钟 切换成高速时钟，然后触发高速串并转换单元读取高速双端口 SRAM中的数据。高速串 并转换单元读取数据后，对数据进行并串转换，之后将数据耦合到光纤上直接发送。4)高速智能统一总线数据转化为MIL-STD-1553B总线数据。采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换，然后 以高速时钟将接收到的数据写入双端口 SRAM中的固定区域，并通知高速监视单元。高 速监视单元在高速串并转换停止向高速双端口 SRAM中写数据时，将高速双端口 SRAM 的时钟切换到低速时钟，并触发高速智能统一总线协议单元对数据的读取。高速智能统 一总线协议单元接收到触发之后，将高速双端口 SRAM中的数据读出，并按照预先配置 的总线协议进行数据帧解码和有效数据提取，然后将提取的数据交付MIL-STD-1553B总 线控制器。MIL-STD-1553B总线控制器首先侦听总线状态，在空闲时，将交付的数据按 照MIL-STD-1553B总线协议编码后传递给MIL_STD_1553B收发器。MIL_STD_1553B 收发器对数据进行电平格式调整之后，将数据耦合到MIL-STD-1553B网络上进行发送。本专利技术的有益效果是由于采用高速串并转换实现高速智能统一总线数据的高 速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口 SRAM进 行数据缓存，采用高速监视单元对高速双端口 SRAM的读写时钟进行智能切换，采用 直接调制放大光电转换的方法实现MIL-STD-1553B与MIL-STD-1773的接口，再采 用MIL-STD-1553控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与 MIL-STD-1553B总线直接交互数据，以此为基础实现MIL_STD_1773与高速智能统一总 线的直接接口。本专利技术在解决其问题的同时，首先基于高速智能统一总线协议的灵活配 置特性，实现了 MIL-STD-1773与其他总线的方便互联；再次减少了总线大规模互联的 总线介质的数量；由于只在与高速智能统一总线相接的高速双端口 SRAM、高速串并转 换单元、高速监视单元采用甚高频器件，而其余部分可采用常规器件，从而减少了系统 的功耗、代价开销。下面结合附图和实施例对本专利技术作详细说明。 附图说明图1是MIL-STD-1773总线与高速智能统一总线的直接接口结构图。图2是MIL-STD-1553B总线与MIL-STD-1773总线的相互转换图。图3是MIL-STD-1553B总线转高速智能统一总线图。图4是高速智能统一总线转MIL-STD-1553B总线图。具体实施方式参照图1 4，详细说明本专利技术。 本专利技术的MIL-STD-1553B总线耦合变压器可采用B-3226，MIL-STD-1553B 总线控制器采用BU-61688 ； MIL-STD-1773与MIL-STD-1553B的相互转换采用图2所 示的结构；采用高速双端口 RAM采用IDT70V3079;高速智能统一总线协议单元基于 低速逻辑器件实现，如EP1C12系列FPGA;高速监视单元采用高速逻辑器件实现，如 Hittite公司的高速逻辑器件；高速串并转换单元可采用BCM8152实现IOGbps的数据收 发速度。通过编写MIL-STD-1553B控制器配置程序、高速串并转换单元配置程序使得 MIL-STD-1553B总线和高速串并转换单元可独立工作；通过在高速逻辑器件内实现时钟 切换单元、高速监视单元使得双端口 SRAM的时钟可智能切换。 本专利技术主要包括MIL-STD-1773与MIL_STD_1553B总线的相互在转化和 MIL-STD-1553B总线与高速智能统一本文档来自技高网...
【技术保护点】
一种ＭＩＬ－ＳＴＤ－１７７３总线与高速智能统一总线的直接接口方法，其特征在于包括以下步骤：（ａ）ＭＩＬ－ＳＴＤ－１５５３Ｂ总线数据经过隔离变压器后，再进行检波、整形、开关、调制和电／光转换后直接耦合到ＭＩＬ－ＳＴＤ－１７７３总线网络上；（ｂ）ＭＩＬ－ＳＴＤ－１７７３总线数据经过光电转换后，再进行隔直、放大、检波、开关、调制后，经隔离变压器耦合到ＭＩＬ－ＳＴＤ－１５５３Ｂ总线网络上；（ｃ）采用变压器耦合器将ＭＩＬ－ＳＴＤ－１５５３Ｂ总线网络上的信号传递到ＭＩＬ－ＳＴＤ－１５５３Ｂ总线控制器，ＭＩＬ－ＳＴＤ－１５５３Ｂ总线控制器对输入进行接收，并将接收的信号按ＭＩＬ－ＳＴＤ－１５５３Ｂ总线协议进行数据接收进行协议解析和数据提取，并将提取的数据通过数据端口传递给高速智能统一总线协议单元；高速智能统一总线协议单元对ＭＩＬ－ＳＴＤ－１５５３Ｂ总线提取的数据按照预先配置的总线协议进行编码，并将编码后的数据以低速时钟写入高速双端口ＳＲＡＭ中的固定区域，并通知高速监视单元；高速监视单元在智能总线停止向高速双端口ＳＲＡＭ中写数据时，首先将高速双端口ＳＲＡＭ的读写时钟切换成高速时钟，然后触发高速串并转换单元读取高速双端口ＳＲＡＭ中的数据；高速串并转换单元读取数据后，对数据进行并串转换，之后将数据耦合到光纤上直接发送；（ｄ）采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换，然后以高速时钟将接收到的数据写入双端口ＳＲＡＭ中的固定区域，并通知高速监视单元；高速监视单元在高速串并转换停止向高速双端口ＳＲＡＭ中写数据时，将高速双端口ＳＲＡＭ的时钟切换到低速时钟，并触发高速智能统一总线协议单元对数据的读取；高速智能统一总线协议单元接收到触发之后，将高速双端口ＳＲＡＭ中的数据读出，并按照预先配置的总线协议进行数据帧解码和有效数据提取，然后将提取的数据交付ＭＩＬ－ＳＴＤ－１５５３Ｂ总线控制器；ＭＩＬ－ＳＴＤ－１５５３Ｂ总线控制器首先侦听总线状态，在空闲时，将交付的数据按照ＭＩＬ－ＳＴＤ－１５５３Ｂ总线协议编码后传递给ＭＩＬ－ＳＴＤ－１５５３Ｂ收发器；ＭＩＬ－ＳＴＤ－１５５３Ｂ收发器对数据进行电平格式调整之后，将数据耦合到ＭＩＬ－ＳＴＤ－１５５３Ｂ网络上进行发送。...
【技术特征摘要】
【专利技术属性】
技术研发人员：史忠科，辛琪，贺莹，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：87[中国|西安]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。