一种混合基２／４蝶型运算核制造技术

本发明专利技术公开了一种混合基２／４蝶形运算核，包括复数乘法器、复数加法器、复数减法器、与门、二选一选择器和复数相乘模块；其中，混合基２／４蝶形运算核可被动态配置成单个基４电路模式或两个并行基２电路模式。本发明专利技术可以在提高电路处理能力的同时减少电路面积和功耗。

【技术实现步骤摘要】

本专利技术涉及数字信号处理、电路设计领域，尤其是快速傅里叶变换(FFT)处理器。
技术介绍
快速傅里叶变换(Fast Fourier Transform，FFT)，是离散傅里叶变换的快速算法。快速傅里叶变换广泛应用于诸如OFDM移动通信系统、数字信号处理、计算大整数 乘法、求解偏微分方程等领域。对于一个N点的离散傅立叶变换，可表达成，FFT处理器作为FFT算法的硬件实现，其实用性也越来越受到大家的重视。实现FFT 处理器的算法主要包括基r (r=2,4,…)算法，混合分裂基算法。使用较多的算法包括基 2和基4算法，其特点可对比如下1)基4算法可实现4幂点的FFT计算而基2算法可实现任意2幂点的FFT运算。 3) 一个基4蝶形运算包含3个复数乘法，而一个基2运算包含1个复数乘法。 4)总体而言，基4算法所需的乗法器个数少于基2算法，如N=I024, _綦~4算法需要的复1乗法器个数为3 X' I^Ilog 1024 = 3840 士.，而基2算法_需M~WVW由此可见，同一点数的基4 FFT运算量比基2 FFT算法少，当N=1024，其复数 乘法运算的减少使得其功耗可随之降低25%。在低功耗电路设计，特别是便携式的应用 中具有较高的优势。此外，基4算法的数据处理能力大于基2算法，尽管其电路设计复 杂度比基2算法高，但在FFT处理器的电路设计中仍较多地采用了基4算法。此外，在诸如DVB-T 2K (N=2048)模式下，其OFDM解调需要进行2048 (非4幂)点FFT运算。通常可采用基2算法实现非4幂点FFT计算，但由于基2算法的数据吞吐率难以满足系统的需求，可采用混合分裂基算法来提高电路计算能力、降低 电路功耗。采用混合分裂基实现非4幂点FFT计算，前log4(N/2)-l级采用基4蝶形运 算，最后一级采用基2蝶形运算。如果采用单路径馈结构(Single-path Delay Feedback，SDF)，则需要同时集成基2和基4蝶形运算核，这将导致电路面积和功耗的增加。本专利技术提出了一种混合基2/4蝶形运算核电路，通过配置可完成一个基4蝶形运 算或两个并行基2蝶形运算，共享基4蝶形运算核中的复数乘法器、加法器和减法器，从 而在提高电路处理能力的同时减少电路面积和功耗。
技术实现思路
本专利技术的目的是提供一种混合基2/4蝶形运算核，在满足非4幂点FFT处理器电 路设计要求的同时，保持较小的面积和较低的功耗。本专利技术提供一种混合基2/4蝶形型运算核，包括复数乘法器1、2、3，复数加法 器4、5、6、7，复数减法器8、9、10、11，与门12、13、14、15、16，二选一选择器 17、18、19、20、21和复数相乘模块22。混合基2/4蝶形运算核可被动态配置成单个基 4电路模式或两个并行基2电路模式。本专利技术进一步包括复数输入端A、B、C、D，旋转因子输入端WP1、WP2、 WP3,模式控制信号输入端Mode。其中，复数输入端A连接复数加法器4的输入端和 复数减法器8的输入端；复数输入端B连接二选一选择器17的“0”数据输入端和复数 乘法器2的输入端；复数输入端C和旋转因子输入端WP2分别连接复数乘法器1的输入 端；复数输入端D和旋转因子输入端WP3分别连接复数乘法器3的输入端；旋转因子输 入端WPl连接与门12的输入端；模式控制信号输入端Mode连接与门12的输入端、二 选一选择器17、18、19的“1”数据输入端以及二选一选择器20、21的“0”数据输入 端。另外，本专利技术还进一步包括复数输出端outA，OUtB, OUtC> outD。其中，复数 输出端outA为二选一选择器18的输出端；复数输出端outB为二选一选择器19的输出 端；复数输出端outC为二选一选择器20的输出端；复数输出端outD为二选一选择器21 的输出端。当控制信号输入端Mode输入为O时，连通二选一选择器的“O”输入端，混合 基2/4蝶形运算核被动态配置成两个并行基2电路模式；当控制信号输入端Mode输入为 1时，连通二选一选择器的“1”输入端，混合基2/4蝶形运算核被动态配置成基4电路 模式。在基2电路模式下两个复数乘法器1、2，两个复数加法器4、5和两个复数减 法器8、9参与运算。在基4电路模式下三个复数乘法器1、2、3，四个复数加法器4、5、6、7和 四个复数减法器8、9、10、11参与运算。本专利技术中复数乘法器的功能是假设有复数输入(a + b*j)和(c + d*j)，则 复数乘法器的输出为(WdM)+尸(a*d + b*C)。本专利技术中二选一选择器的功能是设有输入A和B，选择信号Sel，当Sel=O 时，输出F为A，当Sel=I时，输出F为B。用表达式为F = A+ B 。在电路中起到根据控制信号Sel选通其两路输入中一路连接到输出端。所述选择信号Sel是指从“模式控制信号输入端(Mode) ”输入的信号。本专利技术中复数相乘模块的功能是假设有复数(a + bj)，复数相乘模块完成功 能j* (a + b*j) =-b + a*j。在实现时，将复数实部和虚部交换，并将原虚部取非加1(实现与-1相乘的功能)。本专利技术提出一种应用于非基4幂点FFT处理器电路的混合基2/4蝶形运算核， 在工作过程中该蝶形运算核可被动态配置成单个基4蝶形运算核或两个并行基2蝶形运算 核。在前级的蝶形运算中，蝶形运算核工作于基4模式，而在最后一级的运 算中，该蝶形运算核被配置成基2模式。当该蝶形运算核配置于基2模式时，仅使用两个 复数乘法器、两个复数加法器和两个复数减法器，可大幅减少电路硬件资源和功耗。此 外，当工作于基2模式时，将未参与基2运算的电路的输入屏蔽为0信号，避免内部电路 节点信号翻转从而进一步降低了电路的功耗。对于一个N点的离散傅立叶变换，可表达成，权利要求1.一种混合基2/4蝶形型运算核，其特征在于，包括复数乘法器(1、2、3)、复 数加法器(4、5、6、7)、复数减法器(8、9、10、11)、与门(12、13、14、15、 16)、二选一选择器(17、18、19、20、21)和复数相乘模块(22)；所述混合基2/4 蝶形运算核可被动态配置成单个基4电路模式或两个并行基2电路模式。2.如权利要求1所述的混合基2/4蝶形运算核，其特征在于，其进一步包括复数输 入端(A、B、C、D)，旋转因子输入端(WP1、WP2、WP3)，模式控制信号输入端(Mode)；所述复数输入端(A)连接复数加法器(4)的输入端和复数减法器(8)的 输入端；所述复数输入端(B)连接二选一选择器(17)的“0”数据输入端和复数乘 法器(2)的输入端；所述复数输入端(C)和旋转因子输入端(WP2)分别连接复数 乘法器(1)的输入端；所述复数输入端(D)和旋转因子输入端(WP3)分别连接复 数乘法器(3)的输入端；所述旋转因子输入端(WPl)连接与门(12)的输入端；所 述模式控制信号输入端(Mode)连接与门(12)的输入端、二选一选择器(17、18、 19)的“1”数据输入端以及二选一选择器(20、21)的“0”数据输入端。3.如权利要求1所述的混合基2/4蝶形运算核，其特征在于，进一步包括复数输出端 (outA, outB，outC 和 outD)；所述本文档来自技高网...

【技术保护点】
一种混合基２／４蝶形型运算核，其特征在于，包括复数乘法器（１、２、３）、复数加法器（４、５、６、７）、复数减法器（８、９、１０、１１）、与门（１２、１３、１４、１５、１６）、二选一选择器（１７、１８、１９、２０、２１）和复数相乘模块（２２）；所述混合基２／４蝶形运算核可被动态配置成单个基４电路模式或两个并行基２电路模式。

【技术特征摘要】

【专利技术属性】
技术研发人员：李小进，赖宗声，
申请(专利权)人：华东师范大学，
类型：发明
国别省市：31