在一集成电路中产生一升压电压的方法技术

本发明专利技术公开一种在一集成电路中产生一升压电压的方法，包含自该集成电路外接收一外部时钟信号，根据一个或多个调变比例改变所接收的外部时钟信号的一频率，因此提供一个或多个个别的调变外部时钟信号。此外部时钟信号或是调变外部时钟信号之一然后被选取作为一升压时钟信号。使用升压时钟信号以对一第一电容器进行充电而产生该升压电压。

【技术实现步骤摘要】

本专利技术是关于升压电路，包括使用于集成电路中的升压电路。
技术介绍
集成电路，有时亦被称为微芯片或是半导体装置，已被广泛使用而且可以在今日 所使用的几乎所有电子设备的中发现。集成电路的封装型态可以有许多态样，但皆会包含 一接触点，在此处简单称为“接脚”，其可以允许介于集成电路内部的电路与内部的电路之 间的电性沟通。一个典型的集成电路会包含一个用来接收外部供应电压Vdd的接脚，此供应 电压Vdd的大小是预设的且通常会在操作时保持一个定值。某些集成电路组态为至少在某些应用中使用超过供应电压Vdd的电压阶级。举例 而言，某些作为存储装置的集成电路会在进行读取及/或写入操作时使用一个超过供应电 压Vdd的电压。如此的集成电路通常会含有一个电荷升压器。电荷升压器是一个可以提供 超过供应电压Vdd的电路。举例而言，请参阅图1显示一传统集成电路100中的电压升压电路的方块示意图。 此集成电路100包含一升压电路102及一时钟信号电路104以接收由外部提供至此集成 电路100中的供应电压Vdd。此时钟信号电路104会产生互补的时钟信号CLKl和CLK2，且 提供时钟信号CLKl和CLK2至升压电路102。此升压电路102接收供应电压Vdd及时钟信 号CLKl和CLK2，且产生一升压电压Votp其具有超过供应电压Vdd的电压阶级。此升压电压 Vpump然后可以提供给集成电路100中的其它电路(未示)。在某些情况下，此集成电路100可以是一种被使用在不同电子系统中的集成电路 型态。举例而言，此集成电路100可以是一种电子存储装置。时钟信号CLKl和CLK2的频 率会影响此集成电路100的表现及功耗。这些效应会进而影响了与此集成电路搭配的电子 系统的表现及功耗。因为时钟信号CLKl和CLK2的特定频率是取决于时钟信号电路104的 组态，时钟信号CLKl和CLK2的频率是在集成电路100设计及制造时就被决定与设定。因 此，此集成电路100在某些系统中或许并不完美。因此，需要提供一种替代方案以增加此集 成电路的弹性进而允许在许多不同的操作环境中能够达到良好的表现。此外，在集成电路100中包含一例如是时钟信号电路104的外部时钟产生器会具 有额外的缺点。举例而言，此外部时钟电路会占据芯片中的大面积及具有相对大的峰值电 流。
技术实现思路
因此，本专利技术的目的是提供一种替代方案以增加集成电路的弹性以允许在不同操 作环境中的良好性能的。为达成所述目的，本专利技术提出一种，该方 法包含一种，包含自该集成电路外接收一外部 时钟信号；改变所接收的外部时钟信号的一频率，因此提供一第一调变外部时钟信号；决定是否使用该第一调变外部时钟信号作为一第一升压时钟信号；使用该第一升压时钟信号 对一第一电容器进行充电；以及使用该充电后的第一电容器产生该升压电压。其中，该改变所接收的外部时钟信号的该频率的步骤包括根据一预定的调变比例 来调变该外部时钟信号。其中，该决定是否使用该第一调变外部时钟信号作为该第一升压时钟信号的步骤 包括自多个信号中选取，其中该多个信号包含该第一调变外部时钟信号。其还包含使用一第二升压时钟信号对一第二电容器进行充电，其中该第一与第二 升压时钟信号是互补的信号。本专利技术还提供一种，包含自该集成电路 外接收一外部时钟信号；改变所接收的外部时钟信号的一频率，因此提供一第一调变外部 时钟信号；自多个信号中选取一第一升压时钟信号，其中该多个信号包含该第一调变外部 时钟信号；使用该第一升压时钟信号对一第一电容器进行充电；以及使用该充电后的第一 电容器产生该升压电压。其中，该改变所接收的外部时钟信号的该频率的步骤包括根据一预定的调变比例 来调变该外部时钟信号。其还包含使用一第二升压时钟信号对一第二电容器进行充电，其中该第一升压时 钟信号与第二升压时钟信号是互补的信号。其还包含根据一读取操作是否即将被执行而决定是否致能对该第一电容器进行 充电。本专利技术还提供一种，包含自该集成电路 外接收一外部时钟信号；改变所接收的外部时钟信号的一频率以提供一第一调变外部时钟 信号，其具有一第一选取频率；改变所接收的外部时钟信号的该频率以提供一第二调变外 部时钟信号，其具有一第二选取频率；自多个信号中选取一第一升压时钟信号，其中该多个 信号包含该第一调变外部时钟信号与该第二调变外部时钟信号；使用该第一升压时钟信号 对一第一电容器进行充电；以及使用该充电后的第一电容器产生该升压电压。其中，该改变所接收的外部时钟信号的该频率以提供该第一调变外部时钟信号的 步骤包括根据一第一预定的调变比例来调变该外部时钟信号。本专利技术的有益效果本专利技术的方案以增加集成电路的弹性，以允许在不同操作环 境中的良好性能。附图说明图1显示一传统集成电路100中的电压升压电路的方块示意图。图2显示根据本专利技术一实施例的集成电路的方块示意图。图3显示根据本专利技术一实施例的调变电路的方块示意图，其可以适用于图2所示 的集成电路中。图4显示根据本专利技术一实施例的时钟调变器的方块示意图，其可以适用于图3所 示的集成电路中。图5显示根据本专利技术一替代实施例的时钟调变器的方块示意图，其可以适用于图 3所示的集成电路中。图6显示根据本专利技术一实施例的时钟缓存器的方块示意图，其可以适用于图3所 示的集成电路中。图7显示根据本专利技术一实施例的升压电路的方块示意图，其可以适用于图2所示 的集成电路中。图8显示根据本专利技术一实施例的升压方法的流程图。主要元件符号说明100、200:集成电路102、202:升压电路104:时钟信号电路204:调变电路206:时钟调变器208:时钟缓存器210、210，分频器212,212'多工器214、222、224、226、228 反向器220:与非门 NAND241 250 晶体管251 258:电容器261 洸6:反向器具体实施例方式本专利技术是由申请专利范围所界定。这些和其它目的，特征，和实施例，会在下列实 施方式的章节中搭配图式被描述，其中请参阅图2显示根据本专利技术一实施例的集成电路 200的方块示意图，此集成电路200包含一调变电路204及一升压电路202。此调变电路204可以组态为接收由外部信号源提供至此集成电路200中的系统时 钟信号SCK。此调变电路204也可以组态为将此系统时钟信号SCK选择性地调变并输出作 为时钟信号CLK和CLKB。此升压电路202可以组态为接收时钟信号CLK和CLKB及供应电压VDD。此升压电 路202也可以组态为使用时钟信号CLK和CLKB及供应电压Vdd以产生一升压电压VPUMP。此 升压电路202也可以组态为升压电压Votp具有超过供应电压Vdd的电压阶级。此供应电压 Vdd可以由如图中所示的外部电压源提供至此集成电路200中，或是由集成电路200中的内 部电压源所提供。图3显示根据本专利技术一实施例的调变电路204的方块示意图，此调变电路204包 含一时钟调变器206及一时钟缓存器208。此时钟调变器206可以组态为接收由外部信号源提供至此集成电路200中的系统 时钟信号SCK。此时钟调变器206也可以组态为接收一第一控制信号CTLl及一选择器信号 OPTION。此时钟调变器206也可以组态为将系统时钟信号SCK根据选择器信号OPTION调 变至多个调变比例本文档来自技高网...

【技术保护点】
一种在一集成电路中产生一升压电压的方法，包含：自该集成电路外接收一外部时钟信号；改变所接收的外部时钟信号的一频率，因此提供一第一调变外部时钟信号；决定是否使用该第一调变外部时钟信号作为一第一升压时钟信号；使用该第一升压时钟信号对一第一电容器进行充电；以及使用该充电后的第一电容器产生该升压电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪俊雄，余传英，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]